Программируемая логическая матрица
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 1 08 Н 0 ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ У: ГР дл М", .".О ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Ленинградский ордена Лейина(56) 1.:Баранов С.И. и Синев В,Н.Программируемые логические матрицыв цифровых системах,-Зарубежнаярадиоэлектроника", 1978 У 1,с.65-82.2. 1 опев 3.4. Аггау о(11 с Насгов, В 4)(57) ПРОГРАИНИРУЕИАЯ ЛОГИЧЕСКАЯ ИАТРИЦА, содержащая И входных шин, подключенных к соответствующим Й"К одноразрядным дешифратораи, выходы которых соединены с соответствующими входаии матрицы И, а также иатрицу элементов ИЛИ, выходы которых является выходами устройства, о т л ич а ю щ а я с ятем, что, с целью расширения функциональных возиожнос тей,в нее дополнительно введены К-разрядный, двоичный дешифратор и 1. . ключевых элементов, информационные входы которых соединены с выходамй .матрицы элементов И", а их управляю" щие входы с выходами К-разрядного ф двоичного дешифратора, входы которого соединены с соответствующими входами матрицы элеиентов ИЛИ, 102Изобретение относится к вычисли"тельной технике и может быть использовано в устройствах управления ЗВМи цифровой автоматике.Известны программируемые логические матрицы(ПЛМ), содержащие Й входных одноразрядных дешифраторов,матрицу логических элементов И (матрицу И ), матрицу логических элементов ИЛИ (матрицу ИЛИ ) и выходныебуферные схемы ( 1 1.Недостатком данных схем являетсяУзкая область применения за счетнизкой степени использования площади кристалла, в результате чегов матрицах И и ИЛИ удается эапро".граммировать небольшое число кодовыхкомбинаций.Известен способ маскирования выходных разрядов шин матриц логических элементов И или ИЛИ при ,котором для увеличения числа вы,ходных кодовых комбинаций используется маскирование активных сигIнапов ( запрет-разрешение ) с помощьювнешних управляющих сигналов, ко"торые могут быть цастью входныхсигналов адресов Г 21.Однако ПЛМ, в которых использовался бы указанный способ, не полу"ципи распространения, так как неза"маскированные выходные шины ПЛМ составляют только часть от общегочисла ее выходных разрядов, т.е. каждый раз из ПЛМ выбирается кодоваякомбинация, разрядность которой.значительно меньше числа выходныхшин ПЛМ.Наиболее близкой к предлагаемойявляется программируемая логическаяматрица, содержащая М входных .шин,подключенных к соответствующим М-К- ,одноразрядным дешйфраторам, выходы которых соединены с соответствующими входами матрицы И, а также матрицы элементов ИЛИ, входы которых явля/lются выходами, устройства 3 .Недостатком ПЛИ. подобного типа является ограничение Функциональных возможностей из-эа того, что матрица И и однократно программируемые перемычки позволяют реализовать только одну комбинацию соединений одно" кратно программируемых выходов матрицы И с входами матрицы элементов ИЛИ.Цель изобретения . расширение функ циональных возможностей ПЛМ утем повышения степени использования полез" ной площади кристалла путем много 09892кратного подключения выходных разрядовматрицы И к различным входам элементов матрицы ИЛИ, .т.е путем многократного использования одних и тех5 же термов, сформированных матрицей и,Поставленная цель достигается тем,что в программируемую логицескую матрицу, содержащую М входных шин, под 10.включенных к соответствующим М-К-одноразрядным дешифраторамвыходы которых соединены с соответствующими входами матрицы И, а также матрицу эле.ментов ИЛИ, выходы которых являются15вйходами устройства, дополнительновведены -разрядный двоичный дешифратор иключевых элементов, информационные входы которых соединены с выходами матрицы элементов И,20а их управляющие входы с выходамиК-разрядного двоичного дешифратора,входы которого соединены с соответствующими К-входными шинами, выходыключевых элементов соединены с соответствующими входами матрицы элементов ИЛИ.На чертеже представлена Функци.ональная схема предлагаемого устройства.Устройство содержит (М-К) одноЗ 0 разрядных дешифраторов 1, К-разрядныйполный дешифратор 2, матрицу И 3,матрицу ИЛИ 4 и . ключевых элементову 11 е 5,К соответствующим,входам (Й-К)одноразрядных дешифраторов 1 подклю чены (Й-К) .входных разрядов ПЛМ, вхо"ды К-разрядного двоичного дешифрато"ра 2 подключены к соответствующимК-входным разрядам,ПЛИ, выходы одно 40разрядных дешифраторов 1 соединеныс соответствующими входами матрицы И3, информационный вход. каждого ключевого элемента 5 подключен к соот,. ветствующему, выходу матрицы И 3, выходы К-разрядного двоичного дешифратора 2 программно соединены с управляющими входами соответствующих клюцевых элементов 5, выходы ключевыхэлементов подключены к соответству 50 ющим входам элементов матрицы ИЛИ 4,выходы матрицы ИЛИ подключены к выходам ПЛМ.Устройство работает следующим образомПеред, включением ПЛМ следует запрограммировать. Процесс программирования ключевых элементов 5 состоит в селективном соединении требуе3 1020989мых управляющих входов ключевых схем выходной Йиной матрицы И, эти с управляющими шинами - выходами К - , ключевые элемеыты пропускают сигна" разрядного двоичного дешифратора 2, лы на матрицу ИЛИ, далее сформироПри наличии электрического соединения ванные ИЛИ сигналы 1 дизъюнкции ) по" возбуждаемой управляющей шины,с управ 5 ступают на выход ПЛИ. При смене кодя ляющим входом ключевого элемента 5 адреса изменяется возбуждаемая вычерез ключевой элемент 5 на входыходная шина матрицы И и управляющаяэлементов матрицы ИЛИ 1 поступает шина соответствующая вновь пода- сигнал с той выходной шины матриц ваемому коду адреса. Сигнал с вы Й, к которой подключен информаци хода матрицы И походит через те онный вход рассматриваемого ключе- ключевые элементы, в которых инфорчвого элемента 5. мационныи вход соединен с вновь возбужденной выходной шиной матрицы ИПри поступлении на .входы ПЛИ ко- и управляющий вход с возбужденнойда адреса возбуждается одна из вы управляющей шиной. Смена (И К) рвз:ходных шин матрицы И, в которой рядов кода адреса ведет к изменениюзапро 1 раммирован подаваемый код адре- возбуждаемых выходных шин И, а смена : са. Единичный. сигнал поступает на любого из оставшихся К разрядовкаждый из информационных входов клю" кода адреса - к изменению возбуждачевых.элементов 5 пюдключеннйх к 20 емой управляющей шины. Каждая управэтой шине. Одновременнб возбуждается . ляющая шина инициирует одну выход- : одна из управляющих шин. Если имеют" ,ную кодовую комбинацию для ПЛИ. Общееся ключевые элементы, один из управ- число таких комбинаций= 2",где Кляющих .входов которых имеет электри- - число . входных разрядов К-разрядногоческое соединение с возбужденной, 25.двоичного демаратора 2.1020989 оставитель Б.Иельников,ехред Л.Харитончик Корректор В.Гирн едактор А.Мотыл Зака жгород, ул. Проектн ал ППП "Патей 915/49 Тираж 936 ВНИИПИ Государственного комипо делам. изобретений и 113035, Иосква, Ж.-35, Раушск Подписно та СССР ткрытийнаб., д, 4/5
СмотретьЗаявка
3369408, 29.12.1981
ЛЕНИНГРАДСКИЙ ОРДЕНА ЛЕНИНА ЭЛЕКТРОТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. В. И. УЛЬЯНОВА
ШУМИЛОВ ЛЕВ АЛЕКСЕЕВИЧ, КОШКИН ВЕНИАМИН ВАСИЛЬЕВИЧ, МЕЩЕРЯКОВ ВИТАЛИЙ МИХАЙЛОВИЧ, ГЛЕБОВ СЕРГЕЙ САВЕЛЬЕВИЧ
МПК / Метки
МПК: H03K 19/08
Метки: логическая, матрица, программируемая
Опубликовано: 30.05.1983
Код ссылки
<a href="https://patents.su/4-1020989-programmiruemaya-logicheskaya-matrica.html" target="_blank" rel="follow" title="База патентов СССР">Программируемая логическая матрица</a>