Программируемая логическая матрица

/О 51)5 С 1 И К А входы 15 и - входы 1,7 тИ 1 имлемент ИЛ Ка выход и выхвтой 20 рых первои 3 й 19 ивто истоки ко я 13, стоки р первого пуска, а з нен с шин явля МДП твор й нуГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЗС)БР КОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР М 3145911, кл, 6 11 С 19/00, 1985.Авторское свидетельство СССР М 1424598, кл. 6 11 С 19/00, 1987.(57) Изобретение относится к вычислительной технике и может быть использовано при построении микропроцессоров и микроИзобретение относится к вычислительной технике и может быть использовано при построении микропроцессоров и микро- ЭВМ.Целью изобретения является повышение быстродействия и упрощение програм-. мируемой логической матрицы (ПЛМ).На фиг.1 приведена принципиальная электрическая схема ПЛМ; на фиг.2 - временная диаграмма работы ПЛМ: а - входные информационные сигналы; б - вход разрешения выборки; в - входы запуска блоков подзаряда третьей группы; г - вторые входы блоков установки; д - входы запуска блоков подзаряда первой и второй групп; е - входы запуска буферных усилителей; ж - входы элементов И (пунктир - последний вход); 3 - входы элементов ИЛИ (пунктир - последний вход); и - выходы элементов И (пунктир - выход последнего элемента); к - выходы элементов ИЛИ (пунктир - выход последнего элемента),ЭВМ в качестве постоянной памяти типа ПЛМ, Предложенная ПЛМ обладает повышенным быстродействием за счет совмещения во времени процесса активизации элементов, осуществляющих данную фазу цикла, с процессом блокировки элементов, осуществляющих противоположную фазу, и за счет минимальной задержки перехода от выборки элементов И 1 к выборке элементов ИЛИ 2. Кроме того, достигается значительное упрощение ПЛМ за счет уменьшения аппаратурных затрат во вспомогательных блоках, в том числе за счет применения однокаскадного буферного усилителя б, 2 ил. ПЛМ (фиг,1) содержит элементы И 1,элементы ИЛИ 2, блоки подзаряда первой 3,второй 4 и третьей 5 груп, буферные усилители б, формирователь 7 сигналов выборки,. блоки установки 8,На фиг.1 показаны также вход 9 разрешения выборки, выход готовности 10, информационные входы 11 и выходы 12 ПЛМ,шина 13 напряжения питания и шина 14нулевого потенциала. ждли элемен 16, каждый эод 18.Каждый блок подзаряд ой 4 групп содержит первы МДП-транзисторы р-типа, оединены с шиной питани ются выходом блока, затво ранзистора - входом за торого транзистора соеди евого потенциала, 169538710 20 25 Каждый блок подзаряда третьей группы5 содержлт МДП-транзистор п-типа, исток которого соединен с шиной нулевого потенциала, О затвор и сток являются входом запуска и выходом соответственно,Каждый буферный усилитель 6 содерф жиг г;рвый 21 второй 22 и третий 23 ДДПтранзисторы и-гипапрлчом затвор транзистора 21 и исток транзистора 23 яляются инфармационньм входом, а затворы транзисторов 22 и 23 - ьходом запуска усилителя, иг гок транзистора 21 соеди ен со с; око; .ранэистора 22 а с гок транзи тора ;3 является выходом усилителя.Формирователь 7 сигналов выборки состоит хз элемента ИЛИ-.-Е 24 и трех элементов НЕ 25 - 27, :очем входы первого 25 и второго 26 злементов НЕ являются первым входом формирователя и входом 9 разрешения выборки устройства, выход элемента НЕ 25 соединен с входом элемента НЕ 27, а выходзлемента НЕ 26 - с первым входом элемента ИЛИ-НЕ 24, второй вход котороо является вторым входом формлрователя 28, выходы элементов 25, 27, 24 и 26 явлгпотся соотвегственно первым 29, вторым 30, третьим 31 и четвертым 32 выходами формирователя 7.Каждый блок установки 8 выполнен наэлементе ИЛл-Н, первый и второй входы которого являются соответственно первым и вторым входами блока 8. Цикл работы ПЛМ состоит из двух фаз - подзаряда и выборки. Начало и окончание каждой фазы определяется по фронту сигналов соответственно на входе выборки 9 и выходе готовности 10 ПЛМ. Формирователь 7 формлрует необходимую последовательность управляющих сигналов в каждой фазе. В фазе подзаряда ПЛМ приводится в начальное состояние, когда входы 15 эл ментов И 1 л входы 18 элементов ИЛИ одновременно Обнуляются при помощи соответственно блоков установки 8 и блоков подзаряда 5, усилители б отключаются и происходит одновременный подзаряд выходов 16, .28 элементов И и выходов 18 элементов ИЛИ при помощи блоков подзаряда соответственно 3 и 4. В фазе выборки блоки подзаряда 3, 4, 5 отключаются и происходит формирование выходного информационного набора на шинах 18 в виде инверснол дизъюнктивно-конъюнктивной фоомы переменных на входах 11, Выборка осуществляется в два этапа: вначале с помощью выбранных блоков установки 8 формируется выходной набор конъюнкций на выходах 16 элементов И, а затем после появления сигнала готовности на выходе 28 последнего элемента И формируется с помощью усилителей 6 дизъюнкция конъюнкций на выходах 18 элементов ИЛИ Последние элементы И и ИЛИ, последний блок установки и последний усилитель выбираются в каждой фазе выборки и моделируют все переходные процессы в соответствующих рабочих блоках ПЛМ,имеющих наибольшую емкость нагрузки ПЛМ работает следуощим образом, В начальном состоянии сигнал на входевыборки 9 ПЛМ находится в состоянии логической 1 фиг.2,6), соответствующем фазе выборки. Сформированный выходной набор в виде конъюнктивно-дизъюнктивной формы входных переменных установлен на выходах 18 элементов. ИЛИ 2. На входах 15 элементов И 1 установлен инверсный набор входных переменных, на входах 17 элементов ИЛИ - наборы конъюнкций входных переменных, При этом на входах 15 элементов И высокий уровень Оип или низкий уровень О поддерживается статическим током соответствующих блоков 8 в зависимости от их выбранного или невыбранного состояния соответственно, На выбранных входах 17 элементов ИЛИ высокий уровень (Оип Ылор.п) поддерживается статическим током на выходе соответствующих выбранных уси. пителей б, а на невыбранных входах 17 низкий уоовень 0 поддерживается за счет уровня 0 на выходах 16 соответствующих невыбранных элементов И, передаваемого через высокоомный транзистор 23 невыбранных усилителей б, Поскольку последний блок установки 8 и последний усилитель б выбираются всегда, то выходы готовности 28 и 10 последних элементов И и ИЛИ в фазе выборки тоже всегда разряжены, что обеспечивается соответствующим подключением программируемь,х МДП-транзисторов и-типа 33 в этих элементах. Высокий уровень Оип на неразряженных выбранных выходах 16 и 18 элементов И и ИЛИ поддерживается небольшим статическим током высокоомных транзисторов 20 в соответствующих блоках подзаряда 3 и 4, а уровень 0 на невыбранных выходах )б и 18 обеспечивается статическим током включенных транзисторов 33 соответствующих элементов, Транзисторы 19 в блоках подзаряда 3, 4, 5 заперты высоким уровнем на выходе 30 формирователя 7 и низким уровнем на его выходе 29 соответственно. В усилителях 6 высоким уровнем на выходе 31 формирователя включены транзисторы 22 и высокаомные транисторы 23, при этом в выбранных усилителях 6, на информационном входе которых сохраняется высокий уровень, включен транзистор 21 иуровень(ОипОпор.п ) установлен на выходе усилителя,Фаза подзаряда начинается при переключении на входе 9 сигнала выборки ПЛМ в состояние логического О, При понижении уровня этого сигнала (фиг.2,б) до порогов переключения 01 и 02 элементов НЕ 25 и 26 образуются положительные стробы на выходах 29 и 30 формирователя 7 (фиг,2,в,г). Если уровень строба на выходе 29 выше порогового напряжения Овр,п МДП-транзистора п-типа, открываются транзисторы блоков подзаряда 5, разряжающие входы 17 элементов ИЛИ (фиг.2,з), Если уровень строба на выходе 30 выше порогов переключения Оп и Од элементов ИЛИ-НЕ формирователя 7 и блоков установки 8, происходит обнуление входов 15 элементов И (фиг.2,ж) и запирание транзисторов 22 и 23 усилителей б (фиг,2,е) по входам запуска, При дальнейшем повышении уровня строба на выходе 29 до порога переключения Оз элемента НЕ 27 образуется отрицательный строб на выходе 30 (фиг.2,д), понижение уровня которого до порогового напряжения МДП-транзистора р-типа Оип -О, вызывает включение транзисторов 19 в блоках 3 и 4, осуществляющих подзаряд выходов 16 и 18 соответственно элементов И и ИЛИ до высокого уровня Оип (фиг.2, и,к), При этом открываются транзисторы 21 усилителей б, Поскольку входы каждого элемента И имеют емкость нагрузки, то разряд последнего входа, к которому подключается наибольшая входная нагрузка (фиг 2, к - пунктир), свидетельствует об окончании процесса установки всех входов 15 в нулевое состояние и является разрешением к смене входных информационных сигналов на входах 11 ПЛМ (фиг,2,а). В свою очередь, поскольку выходы каждого элемента ИЛИ также имеют емкость нагрузки, то подзаряд выхода 10 последнего элемента ИЛИ с наибольшей емкостью нагрузки (фиг.2, к-пунктир) свидетельствует об окончании процесса подзаряда элементов ИЛИ и готовности всей ПЛМ к фазе выборки.Таким образом, в фазе подзаряда последовательность стробов на выходах 29, 32 и 31 обеспечивает вначале блокировку элементов И и ИЛИ по входам (фиг.2, з,ж) и блокировку буферных усилителей 6 по входам запуска (фиг.2,е), а затем с минимальной задержкой, определяемой перепадом (Оз - Оир) ), по стробу на выходе 30 включаются транзисторы подзаряда 19 в блоках 3 и 4 (фиг,2,д), За счет этого повышается быстродействие ПЛМ в фазе подзаряда. 10 15 20 25 30 35 40 45 50 Фаза выборки ПЛМ начинае 1 ся г.ри пе реключении управляющего сигнала ча входе 9 в состояние логической 1. После достижения им порогов переключения О; и 02 элел 1 ентов НЕ 25 и 26 (фиг.2.6) образуются отрицательные стробы на выходах 29 и 32 формирователя 7 (фиг,2, в,г), При уровне строба на выходе 29 ниже порога переключечия Оз элемента НЕ 27 образуется положительный строб на его выходе 30 (фиг 2,д) при достижении которым уровня (ОипОвс,р.рзакрываются транзисторы подзаряда 19 в блоках 3 и 4. При понижении уровня строба на выходе 32 до порога переключения 02 выбранные блоки установки 8, на информационных входах 11 которых к этому времени установлено новое значение входной переменной равное О, подзаряжают выбранные входы элементов И до уровня Оил, формируя инверсный набор переменных на входах 15(фиг.2,ж), Элемент ИЛИ НЕ формирователя, не изменяя состояния своего выхода 31, с маме та времени т 1(фиг.2,г) устанавливается в режим ожидания окончания выборки элементов И, При дальнейшел 1 понижении уровня строба на выходе 29 (ниже Опр,п) закрываются транзисторы в блоках подзаряда 5. При уровне на выбранных входах 15 выше Опор. (фиг.2.ж) разряжаются выходы невыбранных элементов И (фиг,2,и), Выходы выбранных элементов И остаются в пассивном высоком уровне, поддерживаемом небольшим статическим током высокоомного транзистора 20 в блоках подзаряда 3, При этом всегда последний вход элементов И подзаряжается, а ьыход последнего. элемента И разряжается не быстрее, чем соответственно любой другой вход и выход тюбого элемента И вследствие подключения к этим узл, м наибольших емкостей арузки. Поэтому раэпяд входа готовности последнего элемента И, т.е. входа 28 формирователя 7 (фиг.2, и-пунктир), свидетельствует об окончании выборки элементов И. При гконижениировня на входе 28 до порога переключения О,т элемента ИЛИНЕ 24 форлтирователя (фиг.2, и, момент времени т) образуется положительный строб запуска буферных усилителей (фиг.2,е), открывающий в них транзисторы 22 и 23. Выбранные усилители б, на входе которых поддерживается высокийуровень, подзаряжают соответствующие входы 17 элементов ИЛИ до уровня (Ояп - Овщ;,л). реализуя таким образам с помощью транзисторов 21 и 22 функцию "логическое И" относительно информационного сигнала на выходе 16 и сигнала запуска на выходе 31. Открывающиеся высокоомные транзисторы 23 имеют небольшую проводимость, необходимуюдля исключения перераспределения заряда между подзаряжающимся выходом выбранного усилителя и его высоким входом в момент запуска и одновременно достаточную для поддержания низкого уровня на выходе невыбранных усилителей от низкого уровня на соответствующем входе, Таким образом, набор конаюнкций входных переменных на входах 11 передается с помощью буферныхусилителей 6 с выходов 16 элементов И на входы 17:лементов ИЛИ. При уровне на выбранных входах 17 выше Опор.п (фиг,2,з) разряжаются выходы невыбранных элементов ИЛИ (фиг,2,к). Выходы выбранных элементов ИЛИ остаются на высоком уровне, поддерживаемом небольшим статическим током высокоомного транзистора 20 в блоках подзаряда 4, При этом всегда последний вход элементов ИЛИ подзаряжается, а выход последнего элемента ИЛИ разряжается не быстрее, чем соответственно любой другой вход и выход любого элемента ИЛИ вследствие подключения к этим узлам наибольших емкостей нагрузки, Поэтому разряд выхода готовности 10 последнего элемента ИЛИ (фиг,2, к-пунктир) свидетельствует об окончании процесса выборки элементов ИЛИ и ПЛМ в целом.Итак, в фазе выборки посредством стро. бов на выходах 30, 29 и 32 вначале блокируются транзисторы 19 подзаряда в блоках 3 и 4 и осуществляется выборка элементов И, затем с минимальной задержкой элемента ИЛИ-НЕ 24 по стробу 31 запускаются буферные усилители и далее с минимальной задержкой однокаскадного усилителя осуществляется выборка элементов ИЛИ, Таким образом, за счет конструктивных особенностей каждого блока ПЛМ достигается упрощение и повышение быстродействия ПЛМ в целом.Формула изобретения Программируемая логическая матрица, содержащая элементы И, элементы ИЛИ, выход каждого из которых, кроме последнего, является информационным выходом, а выход последнего элемента ИЛИ - выходом готовности программируемой логической матрицы, первую группу блоков подзаряда, выход каждого из которых соединен с выходом соответствующего элемента И, вторуюгруппу блоков подзаряда, выход каждого изкоторых соединен с выходом соответствующего элемента ИЛИ, третью группу блоков 10 подзаряда, выход каждого из которых соединен с соответствующим входом каждого 15 20 25 30 35 элемента ИЛИ, буферные усилители, выход каждого из которых соединен с соответствующим входом каждого элемента ИЛИ, а информационный вход каждого буферного усилителя, кроме последнего, - с выходом соответствующего элемента И, формирователь сигналов выборки, первый вход которого является входом разрешения выборки программируемой логической матрицы, второй вход соединен с выходом последнего элемента И, а первый, второй и третий выходы соединены соответственно со входами запуска блоков подзаряда третьей и первой групп и буферных усилителей, о т л и ч а ю щ а я с я тем, что, с целью повышения быстродействия и упрощения программируемой логической матрицы, она содержит блоки установки, первый вход каждого из которых, кроме последнего, является соответствующим информационным входом программируемой логической матрицы, первый вход последнего блока установки соединен с шиной нулевого потенциала, входы каждого элемента И соединены с выходами соответствующих блоков установки, четвертый выход формирователя сигналов выборки соединен со вторыми входами блоков установки, а второй выход - со входами запуска блоков подзаряда второй группы, информационный вход последнего буферного усилителя соединен с шиной источника питания., ул, Гагарина, 10 аказ 4167 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ 113035, Москва, Ж, Раушская наб., 45