Программируемая логическая матрица

(22) Заявлено 13.06.80 (2 ) 2940747/18-24 (5 ) М. Кл. б СОР 7/00 с присоединением заявки РЙ тйпударстмнньй камнтет СССР по делам нзобретеннй н открытий(54) ПРОГРАММИРУЕМАЯ ЛОГИЧЕСКАЯ МАТРИЦА Изобретение относится к вычислительной технике и цифровой автоматике, Ономожет использоваться в дВМ, вычислительных устройствах и приборах цифровой автоматики для запоминания микропрограмм, кодопреообразования, реализации комбинационных устройств различ. ного назначения: управляющих, арифмети-ческих, логических и др,Известны устройства для запоминанияданных и кодопреобразования - программируемые логические матрицы (ПЛМ),состоящие из двух частей подматрицывыработки логических произведений иподматрицы выработки выходных слов,В первой части входные сигналы или ихотрицания селективно подсоединяютсик шинам логических произведенийпромежуточным шинам таким образом, чтоопределенная комбинация входных сигналов дает на одной из шин или на их некоторой совокупности сигнал, соответстзутощий логической единице. Информация с этих шин вводится во вторую поь матрицу, в которой выходные шины селектнвно подсоединяются к промежуточным шинам. Селективность соединений в обеих подматрицах обеспечивается программированием при помощи фотош аблона. Запоминание и кодообраэование ининформации обеспечивается соответству-ющим селективным подсоединением шин в обеих подматрицах устройства 1 и 121 10Недостатком устройства является невозможность программирования его в условиях эксплуатации.Наиболее близким техническим решением к предложенному устройству является устройство, содержащее блок инвертирования входных переменных, матрицу элементов И, матрицу элементов ИЛИ, блок инвертирования входных пере менных, который не является обязательным блоком и в некоторых типах ПЛМ может отсутствовать, блок пережигания избыточных связей, который обеспечива ет селективность соединений источников аховых переменных и блока инвер3 9359 тирования входных переменных с подмач- рицей элементов И, селективность соединений матрицы элементов И и матрицы элементов ИЛИ, а также селективную выдачу либо самих выходных переменных 5 (функций), либо их отрицаний 13) .Недостатками устройства являются большое время программирования в условиях эксплуатации, невозможность перепрограммирования для использования ПЛМ 1 О в других целях, так как программирование осуществляется электрическим пережиганием специальных плавких участков сом; невозможность исправить (восстановить) связи, пережженные ошибочно;.сложная технология нанесения на кристалл специальных плавких участков, необходимость проводить для этого дополнительные технологические операции в процессе изготовления интегральной схемы, труд ность и даже невозможность обеспечения .надежного пережигания избыточных связей при некоторых видах электронной технологии (например, в технодогиях типа И Л, ЭСЛ И др,); невозможность дИ2намического перепрограммирования устройства в процессе вычислений, т.е, невозмсжность организации конвейера с переменной структурой; сложность блока пережигания избыточных связей; сдож- зо ность матрицы элементов И, которая в случае реализации ДНф логических функций должна состоять из коньюнкторов, имеющих 2 Ю входов, где ч- число входных переменных. 35Целью изобретения является обеспечение возможности перепрограммирования.Поставленная цель достигается тем, что программируемая логическая матрица, содержащая матрицу элементов И, мат 40 рицу элементов ИЛИ и блок инвертирования выходных переменных, первый вход которого соединен с выходом матрицы элементов ИЛИ, а выход является выходом матрицы, дополнительно содержит блок инвертирования входных переменных, четыре регистра масок, два блока прерывания избыточных связей, причем вход матрицы элементов ИЛИ соединен с выходом первого блока прерывания избы точных связей, первый вход которого соединен с выходом матрицы элементов И, вход которой соединен с выходом второго блока прерывания избыточных связей, первый вход которого соединен с блоком 55 инвертирования входных переменных, первый вход которого является информационным входом матрицы, а второй вход соединен с первым входом первогорегистра масок, первый вход которогоявляется входом приема масок матрицы,а второй вход первого регистра масоксоединен с источником синхросигналов,и со вторыми входами второго, третьегои четвертого регистров масок, второйвыход первого регистра масок соединенс первым входом второго регистра масок, первый выход которого соединен совторым входом второго бдои прерыванияизбыточных связей, а второй выход соединен с первым входом третьего регист 1ра масок, первый выход которого соединен со вторым входом первого блока прерывания избыточных связей, а второй выход этого регистра масок соединен с первым входом четвертого регистра масок,выход которого соединен со вторым входом блока инвертирования выходных переменных.На фиг. 1 изображена структурная схема программируемой логической матрицы;на фиг. 2 - функциональная схема первого регистра масок (последовательногодействия); на фиг. 3 - функциональнаясхема первого регистра масок (параллельного действия); на фиг, 4 - функциональная схема блока инвертированиявходных переменных (основной вариант);на фиг, 5 - функциональная схема второгоблока прерывания избыточных связей;на фиг, 6- функциональная схема матрицыэлементов И; на фиг. 7 - функциональнаясхема первого блока прерывания избыточных связей; на фиг. 8 - функциональнаясхема матрицы элементов ИЛИ; на фиг,9 функциональная схема блока инвертирования выходных переменных,Программируемая логическая матрица(фиг. 1) содержит вход программной информации 1, матрицу элементов .И 2,матрицу элементов ИЛИ 3, блок инвертирования выходных переменных 4, блоксинхронизации 5, блок инвертированиявходных переменных 6, первый регистрмасок 7, второй бдок прерывания избыточных связей 8, второй регистр масок9, первый бдок прерывания избыточныхсвязей 10, третий регистр масок 11,четвертый регистр масок 12,Выход блока инвертирования выходных переменных 4 соединен с внешнимустройством, которое воспринимает выходные сигналы, а первый вход соединенс выходом матрицы элементов ИЛИ 3,вход которой соединен с выходом первого бдока прерывания избыточных связей 10, первый вход которого соединенс выходом матрицы элементов И 2, входкоторой соединен с выходом второго блока прерывания избыточных связей 8, первый вход которого соединен с блоком инвертирования входных переменных 6, первый вход которого является информационным входом матрицы, а второй входсоединен с первым выходом первого ре гистра масок 7, первый вход которогосоединен с источником программной информации 1, а второй вход первого регистра масок 7 соединен с источникомсинхросигналов 5 и со вторыми входамивторого, третьего и четвертого регистрамасок 9, 11, 12 и регистра масок блокаинвертирования выходных переменных 12,второй выход первого регистра масок 7соединен с первым входом второго регистра масок 9, первый выход которого соеди-Ю.нен со вторым входом второго блока прерывания избыточных связей 8, а второйвыход соединен с первым входом третьего регистра масок 11, первый выход которого соединен со вторым вхо,чом первого блока 10 прерывания избыточных связей, а второй выход этого регистра масоксоединен с первым входом четвертого регистра масок 12, выход которого соединесо вторым входом блока инвертирования выхосяых переменных,Для определенности и простоты описания принято, что ПЛМ имеет организацию4 83 т.е. имеет )И =4 входных шины,Е=8 промежуточных шин и И=З выход 35ных шины, (в дальнейшем для лучшейсравнимости известного и предложенногоустройств значения Ф, Е, И нигде далеена чертежах не изменяются), ПЛМ, 40реализует логические функции, представ-ленные в дизьюнктивной нормальной форме.Первый регистр масок (последовательного действия) 7 служит дпя задания45режима работы блоку швертированиявходных переменных и содержит Ф Е=32триггера 13, 14, 15, 16., 17, которыеформируют сдвигающий регистр (фиг. 2).Через 2-вход триггера 13 осуществляется прием программной информации (ма сок) С), С 4, С 4 С 4 в последовательном коде на данный регистр, Приподготовке к работе (при программирова-нии) регистр осуществляет сдвиг программной информации от триггера 13 чврез триггеры 14, 15, 16к триггеру17 с последующим выталкиванием соответствуюших двоичных цифр С 2С дреаау С,( во второй регистр масок 9 и далее в третий и четвертый регистры масок 11 и 12, В процессе работы ПЛМ программная информация С, С,), С 4,, С( ) поступает в параллельном коде с прямых выходов триггеров 13, 14, 15, 16, 17 на соответствующие вторые входы блока инвертирования входных переменных 6.Первый регистр масок блока инвертирования входных переменных (параллельного действия) 7 содержит, как и регистр последовательного действия, 32 триггера 13, 14, 15, 16, 17 которые формируют параллельный регистр (фиг. 3) . Прием программной информации (масок) С+, С+2, С Сц осуществляется параллельно на Р входы всех триггеров. В процессе работы эта программная информация поступает также в параллельном коде с пзямых выходов триггеров 13 , 14, 15, 16 17 на соответствующие вторые входы переменных 6. Триггеры 13, 14, 15, 16,17 отличаются от триггеров 13, 14, 15, 16,., 17 только режкмом работы (регистры 9, 11, 12 аналогичны по структуре регистру 7).Блок инвертирования входных переменных 6 (фиг. 4) служит для селективногопрограммного инвертирования входныхпеременных и содержит И 1 Е=32 двухвходовых сумматора по модулю два 1825. Сумматоры органкзованы в Е=8групп по 61=4 сумматора в группе. Начертеже полностью показана только первая группа сумматоров 18-21, Вторая(сумматоры 22 23) к восьмая (сумматоры24 25) группы показаны не полностью,а остальные группы не показаны, таккак все группы аналогичны по структуреи принципу работы. Первые входы всехсумматоров соединены с источникомвходных переменных Х, Х о Хв Х 4 еа на вторые входы поступает программная информация С,), С),., СА(ц) огрегистра 7. Выходы всех сумматоров(в частности, выходы сумматоров первойгруппы ХХф 1 Х 31 Х ) соединены спервыми входами второго блока прерывания избыточных связей 8,Блок прерывания избыточных связей(основной вариант) 8 служит дщ селективного программного логического маскирования прямых или инверсных значенийвходных переменных к содержит Ип Е=32двухвходовых элементов ИЛИ 26 - 33(фиг." 5),;Элементы ИЛИ организованыв Е=8 групп по О=4 элемента в группе.Полностью показана только первая группа элементов ИЛИ 26 29, Вторая(30 31) и восьмая 32 33)группы показаны неполностью а остальные группы не показаны, так как всегруппы аналогичны по структуре и принципу работы. Первые входы всех элементов ИЛИ соединены с выходами блокаинвертирования входных переменных(на первые входы элементов ИЛИ первойгруппы поступают сигналы )(4 Хд.ХЦ) а на вторые входы этих элементов поступает программная информация,СрСу,2 , С(у) от регистра 9.15Выходы всех элементов ИЛИ (в частности выходы элементов ИЛИ первойтруппы Х 4Ха., 1, 1) соединены совходами матрицы элементов И. Таким образом, с выхода некоторого элемента ИЛИ 0на матрицу элементов И поступает либопрямое значение переменной 7, либоинверсное значение этой переменной Х;,либо 1, В последнем случае переменнаяХ ( Х ) логически маскируется, Легко 5видеть, что с точки зрения воздействияна элементы И, матрицы элементов Иналичие замаскированной переменной(или ее отрицания) равносильно прерыванию данной связи. 30Матрица элементов И 2 (фиг. 6), запрограммированная предложенным способом для обеспечения работы ПЛМ в режиме ОДСслужит дпя вырабтки логических произведений - членов ДНф и 35ссдержитгЕ=8 И-вкодных ( м) элемютов И 34-41. На входы каждогоэлемента И поступают сигналы с выходов соответствующей группы элементовИЛИ второго блока прерывания избыточных связей ( Х,Х 2.1 1 Х ( 1, Х1 ф 1 ХХ 1 Х 1Х, 1 ХХЯ,1 ,Хд Х1 Х Хг 2 Хя1 Х 1 ХХэ ХВыходы элементов И У, соединены 45с первыми входами первого блока прерывания избыточных связей 10,Первый блок прерывания избыточныхсвязей 10 служит для селективного прот-раммного логического маскирования сигна 50лов-0 на промежуточных шинах ПЛМи содержит ЕХ(=24 двухвходовых элементов И 42 - 53 (фиг, 7),;Элементы Иорганизованы в И =3 группы по Е=8элементов в группе. Полностью показанатолько первая группа элементов И 4249, Вторая (50, 51) и третья, последняя (5253) группы показаны не 8 полностью, так как все группы аналогичны по структуре и принципу работы. Первые входы элементов И каждой группы соединены с вьиодами элементов И первой подматрицы- . На вторые входы элементов И первого блока прерывания избыточных связей подается программная информация (маски) С,(, С С(,ц с первого вьиода третьего регистъра масок. Вьиоды всех элементов И (в частности выходы элементов И первой группы 3,у, О, О, О, О, 0) соединены со входамй матрицы элементов ИЛИ. Таким образом, с выхода некоторого элемента И на матрицу элементов ИЛИ поступает либо некоторый сигнал Улибо О. В последнем.случае сигнал у логически маскируется. Легко видеть, что с точки зрения воздействия на элементы ИЛИ матрицы элементов ИЛИ наличие замаскированного сигнала равносильно прерыванию соответствующей связи.Матрицы элементов ИЛИ 3 (фиг, 8), запрограммированная предложенным спо собом дпя обеспечения работы ПЛМ в режиме ОЙС 3, служит дпя выработки конкре;тных значений логических функций и содержит И "3 Е=входных (Е=8) элементов ИЛИ 54 - 56; На входы каждого элемента ИЛИ поступают сигналы с выходов соответствующей группы элементов И блока прерывания избыточных связей во второй подматрицеу,уу 0 О О 0 О О О 0 У,УУУт 0 14УУ 4. У 0 У У 7УР Выходы элементов ИЛИ соединены с первыми входами блока интегрирования выходных переменных 4.Блок инвертирования выходных переменных 4 (фиг, 9) служит для селективного программного инвертирования значений функций Х 4, У, 1которые вырабатываются матрицей элементов ИЛИ, и состоит из И=З двухвходовых сумматоров по модулю два 57 - 59. На первые входы суйматоров поступают вьиод- ные сигналы с матрицы элементов ИЛИ1 Х. На вторые входы сумматоров поступает программная информация (маски) С,(- С проходящая с выходов четвертого регистра масок 12. Вьиоды сумматоров по модулю два, на каждом из которых формируется либо Х либо Хподаются к внешнему уст- ройству, воспринимающему выходные сигналы.Предлагаемая ПЛМ работает следую щим образом.М=2 ьЕ+Еи+и дне,11 9359звции ОНСдолжна иметь следующийвид: 1110 000 0001 1110 0000 0000,Тогда на выходе БПри сформируетсяследующий параллельный двоичный код:Ч 1 У У 0 0000 000 11110 00000000Третий регистр масок полностью аналогичен по структуре первому региструмасок, отличаясь от него только разрядностью он допжен иметь ЕХи=24 разряда),Выходные сигналы БП р поступаютнв вход матрицы элементов ИЛИ (М) 3.В результате дизьюнкции октад двоичныхпеременных на выходе М получают сигналы, характерные для ОДС;Х:р=УЧ) ЧЧ=Х ЧХХХЗХ = Ь = УЧ Ч б Ч У 6 Ч Уу = ХХ д Х Ч Х,Хд,"х йЧх КтХЧКК.М2 "-0 1 не используется),Выходные сигналы Мподаются напервые входы блока инвертирования выходных переменных, на вторые входыкоторого поступает программная информация С 4, С, С 4 с четвертого регист 1 ра масок 12, В результате сложения помодулю два сигналов 1, 2 д, Х и сигналов СС 4,С,на выходе блока инвертирования выходных переменных получаютпрямые или инверсные значения Е, 7,2 в зависимости от значений сигналовС С 4 ь С 4. В частном случае, для того, чтобы ПЛМ работала в качестве35ОйС-З, программная информация должнабыть нулевой 1000).Четвертый регистр масок полностьюаналогичен по структуре первому регистру, отличаясь отнего толькорнзрядностью1 он должен иметь И=З разряда).ФПоскольку возможны структуры ПЛМ,реализующие булевы функции в других базисах, а не только в дизьюнктивной нормальной форме, как это для определеннос 45ти принято на представленных чертежахто, очевидно, возможны и другие варианты построения блоков 9, 11 и др, блоков, Так,если функции реализуются ь кон ьюнктивнойнормальной форме, то блок 9 представляет из осебялинейкуэлементов И, а блок 11-линейку элементов ИЛИ. Если функции реализуются в шефферовой нормальной форме,.то оба блока 9 и 11 представляют собойлинейки элементов ИЛИ. Если функцииреализуются в пирсовой нормальной форме,то оба блока 9 и 11 представляют собойлинейки элементов И и т.д. в принципе 45 12при проектировании ПЛМ может быть ис пользован любой логический базис).Йостижение цели изобретения обусловлено введением дополнительного оборудования. В первую очередь это касается регистров масок, В основном варианте предусмотрено их последовательное сое динение, чтобы обеспечить минимум дополнительных вводов в кристалл, В случае появления возможности увеличить число дополнительных выводов программную информацию в регистры можно будет вводить последовательно-параллельно и, в предельном случае, параллельно, Зто очень важное обстоятельство, поскольку появляется воэможность настраивать цифровые структуры под обрабатываемые алгоритмы в процессе решения задач, что должно резко увеличить эффективность вычислительных средств, Вместе с тем желательно иметь достаточно простые регистры масок, требующие небольшого количества оборудования для своей реализации. Если реализовать ПЛМ по основному варианту, то емкость памяти регистров должна составлять 1 Практически параметры современныхПЛМ пркмерно таковы: В, Е:32, 11.-8. Вэтом случае емкость памяти регистров1,25 кбит, С одной стороны, это неочень много, так как для обработки восьмиразрядных чисел 1 М=16) при помощиЗУ требуется емкость и =64 кбит. Иажепри резком снижении разрядности чиселдо 4 бит их сложения при помощи ЗУпотребует. 5. 2=2,5 кбит, Но с другойстороны, желательно иметь у регистровмасок как можно меньшую емкость памяти, В связи с этим можно указать неоколько путей упрощения их структур, иследовательно,. уменьшения их памяти нереализовывать возможность инвертирова-.ния выходных сигналов, в результате чегоотпадает необходимость в четвертом регистре масок 1 инвертирование выходныхпеременных не реализуется в большин-.стве обычных ПЛМ); уменыпить числотриггеров в первом и втором регистрахмасок за счет уменьшения избыточностиоборудования, имеющейся в реализацииосновного варианта. Количество всех состояний ввода у матрицы элементов Иисчисляется в принципе величиной Зтак как каждый вход может быть в трехсостояниях: прямое значение переменной,инверсное значение переменной. Спедова935945 Мф =Ма+и,3 15При принятых величинах м, Е, л емкостьпамяти М =0,75 кбит," комбинироватьдва вида программирования - электронное и электрофизическое путем пережигания)20Вновь вводимое оборудование регистры, и др, в значительной части компенсируется тем, что из состава ПЛМ выводится бпок пережигания избыточных свя- рзей.Ф25Использование принципа электронногопрограммирования выгодно отличает предлагаемую ПЛМ от известной, так какзначительно упрощается эксплуатацияЗВМ и цифровых устройств, повышаетсяих ремонтоспособность упрощаются вопросы тестирования и замены неисправныхэлементов, процес" программированияполностью автоматизируется, времяпрограммирования значительно уменьшается, появляется возможность перепрограммирования неверно запрограммированных матриц, При достаточно малом времени программирования (перепрограммиро- .вания) возможна динамическая настройкацифровых структур в соответствии с.ал 40горитмами решаемых задач, что приводит к резкому возрастанию эффективнос-.ти машинных вычислений.В определенной степени упрощаетсяпроцесс изготовления ПЛМ, так как от45падает необходимость в создании фотошаблона для реализации плавких участков связей на кристалле. Появляетсявозможноств изготовления ПЛМ при любом типе микроэлектронной технологии,даже при таких, в которых пережиганиене осуществдяется вообще или значительно затруднено (например в И Л),Ф тельно, для хранения требуемой информации о состояниях входов нужно иметь емкость памяти регистровМ =втоц Ъ +и Е Ч,б 8 мЕ+иЕ, что при указанных значениях щ, Е, И составляет величину М =1 кбит; реализовывать функции на ПЛЯ не в тупиковых ЙНФ, а в совершенной ДНФ, в результате чего отпадает необходимость во втором регистре масок. В этом случае емкость памяти регистров определяется соотно- шением формула изобретения5 1. Программируемая логическая матрица, содержащая матрицу элементов И,матрицу элементов ИЛИ, блок инвертирования выходных переменньцс, первый входкоторого соединен с выходом матоицыэлементов ИЛИ, а выход является выходомматрицы, и источник синхросигналов, о тл и ч а ю щ а я с я тем, что, с цельюобеспечения возможности перепрограммирования, в нее дополнительно введень 1блок инвертирования входных переменных,четыре регистра масок, два. блока прерывания избыточных связей, причеь: входматрицы элементов ИЛИ соединен с выходом первого блока прерывания пбыточкыхсвязей, первый вход которого соединен свыходом матрицы элемен тов И вход которой соединен с выходом второго блокапрерывания избыточных связей, первыйвход которого соединен с блоком инвертирования входных переменных, первыйвход которого является информационнымвходом матрицы, а второй вход соединенс первым выходом первого. регистрамасок, первый вход которого являетсявходом приема масок матрицы, а второйвход первого регистра масок соединен систочником синхросигналов и со вторымивходами второго, третьего и четвертогорегистров масок, второй выход первогорегистра масок соединен с первым входом второго регистра масок, первый выход которого соединен со вторым входомвторого блока прерывания избыточныхсвязей, а второй выход соединен с первым входом третьего регистра масок,первый выход которого соединен со вторым входом первого блока прерыванияизбыточных связей, а второй выход этого регистра масок соединен с первымвходом четвертого регистра масок, выход которого соединен со вторым входомблока инвертирования выходных переменныхе2, Матрица по п,1, а т л и ч а ющ а я с я тем, что первьй блок прерывания избыточных связей состоит издвухвходовых элементов И, первые входыкоторых соединены с соответствующимивыходами матрицы элементов И, вторыевходы указанных элементов И соединеныс первыми выходами третьего регистрамасок, а выходы этих элементов И соединены с соответствующими входами маврицы элементов ИЛИ.3. Матрица по п,3., о т л и ч а "ю - щ а я с я тем, что второй блок прерывания избыточных связей, состоит из двухвходовых элементов ИЛИ, первые входы которых соединены с соответству ющими выходами блока инвертированиявхожих переменных, вторые входы соединены с первыми выходами второго регистра масок, а выходы этих элементовсоединены с соответствующими входамиматрицы элементов И. 4. Матрица по п.1, о т л и ч а ющ а я с я тем, что блок инвертирования входных переменных состоит из суммато ров по модулю два, первые входы которых соединены с информационными входами матрицы, вторые входы соединены с соответствующими первыми выходами первого регистра масок, а выходы ука 5 занных сумматоров по модулю два соеди 16нены с первыми входами второго блокапрерывания избыточных связей,Источники информации,принятые во внимание при экспертизе1. Горман К, Программируемая логическая матрица: новый подход к микропрограммированию.-Журнал файф, 1973,ноябрь 26.2. Рейлинг йж. Программируемыелогические матрицы - новый элементсистем обработки данных.-фЭлектроникаф,1974, Ъ 16,3. Кавлан Н., Лархем С., Логическиематрицы, программируемые заказчикомвместо произвольной логики,-" электроника, % 14, 1979 (прототип(.С 1 С 12 , СФЗ от Оса ьараиноц информа- ции