Патенты с меткой «микросхем»
Способ изготовления многоуровневой разводки интегральных микросхем
Номер патента: 1655252
Опубликовано: 20.01.2008
Авторы: Лесникова, Малышев, Попов, Солодуха, Турцевич
МПК: H01L 21/265
Метки: интегральных, микросхем, многоуровневой, разводки
Способ изготовления многоуровневой разводки интегральных микросхем, включающий формирование нижнего уровня разводки нанесением слоя алюминия или его сплавов на подложку со сформированными активными и пассивными элементами, создание микрорисунка в нижнем уровне разводки, проведение имплантации, формирование межуровневой изоляции, вскрытие контактных окон и формирование верхнего уровня разводки, отличающийся тем, что, с целью повышения качества и надежности разводки за счет уменьшения вероятности короткого замыкания между элементами разводки, имплантацию проводят ионами меди перед созданием микрорисунка в нижнем уровне разводки с энергией 30-100 кэВ и дозой...
Способ изготовления многоуровневой разводки интегральных микросхем
Номер патента: 1575832
Опубликовано: 20.01.2008
Авторы: Белицкий, Казачонок, Колешко, Красницкий, Солодуха, Таратын, Турцевич
МПК: H01L 21/265
Метки: интегральных, микросхем, многоуровневой, разводки
Способ изготовления многоуровневой разводки интегральных микросхем, включающий формирование нижнего уровня разводки нанесением слоя сплава алюминия с кремнием на кремниевую подложку со сформированными активными и пассивными элементами, проведение ионной имплантации в этот слой, создание микрорисунка в нижнем уровне разводки, термообработку полученной структуры, формирование межуровневой изоляции, вскрытие контактных окон в ней к нижнему уровню разводки и формирование верхнего уровня разводки, отличающийся тем, что, с целью повышения качества и надежности разводки за счет уменьшения вероятности короткого замыкания между ее элементами, имплантацию в слой сплава алюминия с кремнием проводят...
Способ изготовления межсоединений интегральных микросхем
Номер патента: 1783932
Опубликовано: 20.01.2008
Авторы: Дулинец, Красницкий, Родин, Сухопаров, Турцевич
МПК: H01L 21/28
Метки: интегральных, межсоединений, микросхем
1. Способ изготовления межсоединений интегральных микросхем, включающий нанесение на кремниевую подложку с созданными активными и пассивными элементами и нанесенным диэлектрическим слоем со сформированными контактными окнами подслоя алюминия, нанесение слоя сплава алюминия с Si, Cu, Cr, создание микрорисунка травлением, отличающийся тем, что, с целью повышения степени интеграции и качества межсоединений путем уменьшения количества коротких замыканий, подслой формируют из алюминия или алюминия с кремнием, толщина подслоя d1 и толщина верхнего слоя d 2 сплава удовлетворяют соотношениям: ...
Способ изготовления структур мдп-интегральных микросхем
Номер патента: 1651697
Опубликовано: 20.01.2008
Авторы: Корешков, Красницкий, Мамедов, Румак, Смаль, Турцевич
МПК: H01L 21/3105
Метки: мдп-интегральных, микросхем, структур
Способ изготовления структур МДП-интегральных микросхем, включающий формирование в кремниевой подложке охранных областей, создание слоя подзатворного окисла кремния, осаждение слоя кремния, легированного фосфором, при 550-580°C в реакторе при пониженном давлении, формирование на его основе затвора, создание истоковых и стоковых областей внедрением примеси и термообработкой при 800-10000°C, формирование межуровневого диэлектрика и металлизации, отличающийся тем, что, с целью повышения качества и выхода годных МДП-интегральных микросхем путем повышения стабильности порогового напряжения, уменьшения токов утечки p-n-переходов, после осаждения слоя легированного фосфором кремния...
Способ создания металлизации интегральных микросхем
Номер патента: 1241937
Опубликовано: 10.05.2012
Авторы: Гурский, Заико, Румак, Снитовский
МПК: H01L 21/28
Метки: интегральных, металлизации, микросхем, создания
Способ создания металлизации интегральных микросхем, включающий нанесение на полупроводниковую пластину с активными и пассивными областями металлических слоев, преимущественно алюминия, формирование разводки, термообработку, осаждение диэлектрического слоя и его травление в области контактных площадок, отличающийся тем, что, с целью повышения надежности микросхем, термообработку осуществляют в инертной среде после травления диэлектрического слоя, при этом нагревают полупроводниковую пластину до температуры 363-383 K, выдерживают при этой температуре 4-6 мин, нагревают до температуры 473-823 K, выдерживают 20-30 мин, охлаждают со скоростью 60-80 град/мин до температуры 363-383 K и...