Устройство для контроля микропроцессорной системы

)5 6 ОБ Г 11/26 ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 2(54) УСТРОЙСТВО ДЛЯ КОНТРОЛ РОПРОЦЕССОРНОЙ СИСТЕМЫ (57) Изобретение относится к цифр числительной технике и может быт зовано при проектировании сам лирующихся микропроцессорных Целью изобретения является по достоверности контроля функци ния микропроцессорной системы обеспечения контроля числа цикл следовательности циклов любой в мой. команды, принадлежащей а микропроцессоров (1 ИТЕ 1., 808 ИКЗО). Устройство содержит кодо зователь 1, первый 3 и второй 4 с первый регистр 6, сумматор 8, пер 9 сравнения, триггер 12, первый 14 15 и третий 16 элементы ИЛИ, пе второй 18, третий 19, четвертый 20 21 элементы И. В устройство с цел Я МИКГОСУДАРСТВЕННЫЙ КОМИТЕ 1ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР 1(71) Московское приборостроительное конструкторское бюро "Восход"(56) Авторское свидетельство СССРМ 765809, кл. 6 06 Е 15/00, 1980.Патент Великобритании РЬ 2065939,кл. 0 06 Г 11/30, 1980,Авторское свидетельство СССРбЬ 1221655, кл, 0 06 Г 11/26, 1986,Коффрон Дж. Технические средствамикропроцессорных систем. - М.: Мир,1983, с, 145-169.Самофалов К;Г. и др, Микропроцессоры. - Киев: Техника, 1986, с. 24-45,овой выь исполь- оконтросистем, вышенне онироваза счет ов и по- ыполняелфа виту О, К 580, преобрачетчики, вый блок , второй рвый 17, и пятый ью повы1737453 изменении числа циклов в текущей команде в первом такте по сигналу Ф 1 в цикле выборки кода команды. Мультиплексор 11 коммутирует один из сигналов (МЕМК, МЕМЧЧ, 40 1/ОВ, 1/ОЧЧ) в соответствии с кодом на управляющих входах на первый счетный вход счетчика 3 реализованных циклов, Триггер 12 формирует сигнал сбоя (отказа) объекта контроля, одновибратор 13 - сигнал сбоя 50 нии числа тактов в цикле команды на элемент И 22, элемент ИЛИ 15 - для обьешения достоверности контроля дополнительно введены второй 2 кодопреобразователь, третий счетчик 5, второй регистр 7, второй блок 10 сравнения, мультиплексор Изобретение относится к цифровой вычислительной технике и может быть использовано при проектировании самоконтролирующихся микропроцессорных систем(МПС),Цель изобретения - повышение достоверности контроля функционированиямикропроцессорной системы путем обеспечения контроля числа циклов и последовательности циклов любой выполняемойкоманды, принадлежащей алфавиту микропроцессоров указанных типов.На фиг, 1 приведена функциональнаясхема устройства; на фиг, 2 - приведенывременные диаграммы, поясняющие работуустройства.Устройство содержит первый 1 и второй2 преобразователи, первый 3, второй 4 итретий 5 счетчики, первый 6 и второй 7 регистры, сумматор 8, первый 9 и второй 10блоки сравнения, мультиплексор 11, триггер 12, одновибратор 13, первый 14, второй15 и третий 16 элементы. ИЛИ, первый 17,второй 18, третий 19, четвертый 20, пятый21, шестой 22 и седьмой 23 элементы И,первый 24 и второй 25 элементы задержки,группу информационных входов 26 устройства для подключения к шине данных микропроцессорной системы, группу информационных входов 27 устройства для подключения к шине адреса микропроцессорнойсистемы, группу управляющих входов 28 устройства, являющуюся шиной управлениямикропроцессорной системы, тактовый, вход 29 устройства для подключения к первому тактовому выходу (Ф 1) микропроцессорной системы, тактовый вход 30устройства для подключения к второму тактовому выходу (ЗУМС) микропроцессорнойсистемы, информационный вход 31 устройства для подключения к шестому выходушины данных микропроцессорной системы,тактовый вход 32 для подключения к третьему тактовому выходу (Ф 2) микропроцессорной системы, вход 33 мультиплексора11, являющийся входом сигнала МЕМРгруппы входов 28 устройства, вход 34 мультиплексора 11, являющийся входом сигналаМЕМЧЧ группы входов 28 устройства, вход. 35 мультиплексора 11, являющийся входомсигнала 1/ОВ группы входов 28 устройства,5 10 15 20 25 30 11, одновибратор 13, шестой 22 и седьмой23 элементы И,. первый 24 и второй 25 элементы задержки. 2 ил. 2 табл. вход 36 мультиплексора 11, являющийся входом. сигнала 1/ОЧЧ группы входов 28 устройства, выход 37 устройства, являющийся выходом сигнала сбоя (отказа) микропроцессорной системы.Позицией 15.1 обозначен сигнал на первом выходе элемента ИЛИ 15; позицией 15.2- сигнал на втором входе элемента ИЛИ 15; 15.3 - сигнал на третьем входе элемента ИЛИ 15.Кодопреобразователь 1 предназначен для определения по коду слова состояния процессора соответствующего ему числа тактов в цикле команды и по коду команды - числа циклов в команде, кодопреобразователь 2 - для формирования по коду команды и номера текущего цикла кода управляющих сигналов на мультиплексор 11 для идентификации типа цикла, сигнала разрешения сравнения априорного и текущего адресов в текущем цикле, кода числа невыполненных циклов текущей команды, сигнала коррекции в счетчике. 4 кода числа тактов первого цикла группы команд, Счетчик 3 считает числа реализованных в команде циклов, счетчик 4 - числа реализованных в цикле тактов, счетчик 5 определяет номер текущего цикла выполняемой команды. Регистр 6 фиксирует код команды, Сумматор 8 вычисляет априорный адрес в текущем цикле выполняемой команды по коду адреса команды и коду приращения. Блок 9 сравнения сравнивает код адреса в текущем цикле команды с априорно вычисленным, блок 10 сравнения формирует единичный сигнал об(отказа) на адресной шине микропроцессора в текущей команде по переднему фронту сигнала несравнения с блока 9 сравнения, Элемент ИЛИ 14 предназначен для формирования управляющего сигнала об изменединения сигналов о сбое(отказе) при выполнении текущей команды на информационный вход триггера 12, элемент ИЛИ 16 - дляобъединения управляющих сигналов с выходов элементов И 19 и 20 на синхровходтриггера 12, Элемент И 17 формирует уп равляющие сигналы на синхровход счетчика 4и элемента И 19, элемент И 18 - управляющий сигнал на второй счетный вход счетчика 4, элемент И 19- управляющий сигнал нарегистры 6 и 7, счетчики 3 и 5, синхровходтриггера 12 через элемент ИЛИ 16 и разрешающий вход блока 10 сравнения, а такжесигнал запрета на инверсный вход элемента 5И 22, элемент И 20 формирует сигнал фиксации результата контроля в триггере 12 впервом такте по заднему фронту сигналаФ 2 каждого цикла команды, элемент И 21 -управляющий сигнал на сравнение адресов 10в блоке 9 сравнения с учетом переходныхпроцессов на элементах устройства, элемент И 22 - сигнал об изменении числатактов в цикле на третий вход элемента ИЛИ15, элемент И 23 - сигнал коррекции кода 15числа тактов в счетчике 4 в первом циклекоманды.Элемент 24 задержки предназначен длязадержки сигнала ЯУСС, поступающего напервый вход элемента И 23, второй вход 20элемента И 21 и разрешающий вход мультиплексора 11 на время 1,75 такта машинногоцикла, элемент 25 задержки - для задержкиуправляющего сигнала на синхровходы регистров 6 и 7, счетчика 3 и установочный 25вход счетчика 5 на время 0,75 такта машинного цикла команды,Предлагаемое устройство при проверкеправильности функционирования микропроцессорной системы, построенной на базе микропроцессоров типа К 580 ИК 31,ИКТЕ 8080 или других аналогичных, работает следующим образом.Кодопреобразователи 1 и 2 являютсякомбинационными схемами, их структура и 35работа определяются таблицами истинности, Примеры таблиц истинности кодопреобразователей 1 и 2 для различных типовкоманд приведены соответственно в табл. 1и 2; 40В предлагаемом устройстве контрольправильности функционирования микропроцессорной системы осуществляетсяследующим образом,Устройство начинает функционировать 45после перехода микропроцессора к. выполнению первой. команды программы. В исходном состоянии все элементы памятинаходятся в нулевом состоянии входы установки в "0" не показаны). 50 В первом такте каждого цикла текуцей команды на шине адреса микропроцессора выставляется код адреса, по которому происходит обращечие в данном цикле к внешнему устройству, а на шине данных мик ропроцессора (группа информационных входов 26 устройства) - появляется код слова состояния процессора. По коду слова состояния процессора в кодопреобразователе 1 априорно определяется число тактов в текущем цикле. Код числа тактов в цикле, уменьшенный на единицу, с второй группы выходов кодопреобразователя 1 подается на группу информационных входов счетчика 4 и фиксируется в нем по заднему фронту сигнала Е 1 = ЯУИСФ 1 с выхода элемента И 17. Первый цикл каждой команды соответствует выборке кода команды из памяти. При этом в коде слова состояния, в шестом разряде устанавливается единица, соответствующая сигналу М 1 - идентифицирующему цикл выборки кода команды. Сигнал М 1 поступает на вход 31 устройства, являющийся вторым входом элемента И 19, и разрешает прохождение через последний сигнала Е 1 = =ЯУИСФ 1 с выхода элемента И 17. Единичный сигнал Е 2 = ЯУИСМ 1 Ф 1 с выхода элемента И 19 подается на инверсный вход элемента И 22, запрещая формирование единичного сигнала на его выходе, сигнал Е 2 подается также на управляющий вход блока 10 сравнения. разрешая выдачу результата сравнения кодов реализованного и априорного чисел циклов на информационный вход триггера 12 через элемент ИЛИ 15. Через элемент ИЛИ 16 сигнал Е 2 подается на синхровход триггера 12, Так как начальное состояние всех элементов памяти устройства - нулевое, результат сравнения кодов в блоке 10 сравнения - нулевой, следовательно, в триггере 12 подтверждается нуль, "видетельствующий об отсутствии сбоя, Кроме гого, сигнал Е 2 с выхода элемента И 19 задерживается в элементе задержки 25 на время 0,75 такта машинного цикла, т,е. до выставления из памяти на шину данных кода команды в конце второго такта первого цикла плюс время переходных процессов в кодопреобразователе 1, По заднему фронту задержанного сигнала Е 2 в регистре 6 фиксируется код адреса выборки кода команды с группы входов 27, в регистре 7 - код команды с группы информационных входов 26 устройства, в счетчике 3 - код числа циклов в выполняемой команде. априорно сформированный на первой группе выходов кодопреобразователя 1 из кода команды. Э тим же сигналом Е 2 счетчик 5 устанавливается в нулевое состояние, Б третьем тактецикла элементом И 18 формируется сигнал ЕЗ - БУЙСФ 1. По переднему фронту этого сигнала на втором счетном входе счетчика 4 код числа тактов в счетчике 4 уменьшается на единицу. В каждом последующем такте код в счетчике 4 по положительному перепаду уменьшается на единицу. В третьем такте цикла на выходе задержки 24 формируется задержанный сигнал ЗУИС. Сигнал с выхода элемента 24 задержки подается на управляющий вход мультиплексора 11, а на группу управляющих входов мультиплексора 11 в этот момент поступает код на выбор для коммутации входа 33 сигнала МЕМВ. В третьем такте сигнал МЕМЯ с входа 33 группы управляющих входов 28 подается на счетный вход счетчика 3. По положительному перепаду этого сигнала код в счетчике 3 уменьшается на единицу. В первом цикле команды на выходах счетчика 5 формируется нулевой код приращения к адресу на вторую группу входов сумматора 8, поэтому по сигналу не управляющем входе блока 9 сравнения в третьем такте цикла результат сравнения является нулевым, одновибратор 13 остается в неактивизированном состоянии, Таким образом, в следующем цикле подтверждается работа . МПС без слоев на шине адреса. Во втором такте первого цикла команды в счетчике 4 фиксируется код, равный трем. Для команд, первый цикл которых выполняется за пять тактов, в четвертом такте первого цикла по отрицательному перепаду задержанного в элементе задержки 24 сигналу ЗУМС и единичному сигналу на втором выходе кодопреобразователя 2 в элементе И 23 формируется сигнал коррекции кода числа тактов, По отрицательному перепаду сигнала коррекции на первом счетном входе счетчика 4 код числа тактов тактов увеличивается на единицу.Если текущая команда выполняется за один цикл, то по окончании его начинается выполнение первого цикла следующей команды. По положительному переходу сигнала Ф 1 в первом такте первого цикла следующей команды код в счетчике 4 уменьшается в очередной раз единицу и в счетчике 4 должен установиться нулевой код, Я этом случае на выходе элемента ИЛИ 14 формируется нулевой сигнал, который поступает на первый вход элемента И 22. На инверсном входе элементе И 22 отсутствует сигнал запрета, следовательно, нулевой сигнал с выхода элемента ИЛИ 14 через элемент И 22 и элемент ИЛИ 15.подается нв информационный вход триггера 12. По отрицательному перепаду сигнала Ф 2 в первом такте нулевой сигнал на информационном20 30 ле трехбайтовой команды на выходах счетчика 5 формируется код приращения на вторую группу входов сумматора 8, равный 40 45 50 12 этот единичный сигнал фиксируется и на выходе 37 устройства формируется сигнал сбоя микропроцессорной системы. Допустим. что произошел сбой в МПС и изменилась последовательность циклов в 55 текущей команде. При этом мультиплексор 11 в каждом цикле текущей команды настраивается на коммутацию определенного вхо 10 15 входе триггера 12 фиксируется и подтверждает отсутствие изменения числа тактов в цикле предыдущей команды, После выполнения предыдущей команды в счетчике 5 нулевой код не изменяет, по нему на третьей группе выходов кодопреобразователя формируется нулевой код. В счетчике 3 после вычитания единицы в третьем такте остается нулевой код. Во втором такте первого цикла следующей команды по сигналу Ф 1 на управляющий вход блока 10 сравнения нулевые коды, поступающие с кодопреобразователя 2 и счетчика 3, сравниваются. Нулевой результат сравнения поступает через элемент ИЛИ 15 на информационный вход триггера 12, по отрицательному пере" паду сигнала Ф 1 фиксируется в нем, подтверждая отсутствие изменения числа циклов и их последовательности в предыдущей команде.Если текущая команда выполняется более чем за один цикл, то контроль числа циклов и их последовательности осуществляется в первом цикле следующей команды. Кроме проверки числа тактов в каждом цикле, числа циклов и их последовательности, в выполняемой команде контролируется изменение адреса команды одно-, двух- и трехбайтовой структуры. Так, во втором цикединице, а в третьем цикле- двум. Полученный на выходе суммарный априорный адрес соответствует текущему адресу на .группе входов 27 устройства.Рассмотрим работу устройства при сбое, в результате которого изменяется число,тактов в цикле либо число циклов, либо последовательность циклов в команде. Допустим, что произошел сбой в МПС и число тактов в текущем цикле изменилось, При этом в первом такте следующего цикла в момент формирования сигнала Ф 2 на входе 32 устройства в счетчике 4 код не равен нулю, На выходе элемента ИЛИ 14, а следовательно, и на выходе элементов И 22 ИЛИ 15 присутствует сигнал единицы. По отрицательному перепаду сигнала Ф 2 в триггере да. Сигнал на счетный вход счетчика 3 может поступить только с выбранного входа в мультиплексоре 11. Если сигнал в этот момент находится.на невыбранном входе, то следующей команды. По сигналу Р 2 с выхоон не поступает на счетчик 3 и код в нем не да элемента И 19 на выходе блока 10 сравуменьшается на единицу в текущем цикле нения формируется нулевой сигнал команды. По завершении выполнения ко- сравнения,которыйфиксируетсявтриггере манды в счетчике 3 остается код, не равный 5 12 по отрицательному спадусигнала Р 2, При нулю, и в первом такте первого цикла следу- этом на выходе 37 устройства подтверждающей команды по сигналу Г 2 в блоке 10 ется состояние отсутствия сигнала сбоя сравнения формируется единичный сигнал, МПС. При выполнении команды условного который фиксируется в триггере 12 по отри- перехода за пять циклов контроль числа выцательному перепаду сигнала Р 2. Таким об полненных циклов осуществляется в парразом, в триггере 12 сформируется сигнал вом такте первого цикла следующей сбоя МПС на выход 37 устройства. команды,Предположим, что произошел сбой в Ф о р й у л а и з о б р е т е н и я МПС и, как результат, изменилось. число Устройство для контроля микропроцесциклов втекущей команде. При зтомчисло 15 сорнойсистемы,содержащеекодопрвобравычитаемых единиц из кода в счетчике 3 зователь, первый и второй счетчики, равно числу циклов трансформированной регистр, сумматор, блок сравнения, триггер, команды и не соответствует коду в счетчике первый, второй и третий элементы ИЛИ и 3 и как результат, в первом такте первого первый-пятый элементы И, причем группа цикла следующей команды в блоке 10 срав информационных входов устройства для нения формируется единичный сигнал на подключения к шине данных микропроцес. информационный вход триггера 12 через сорной системы является группой входов элемент ИЛИ 15. Поотрицательному пере- кодопреобразователя, первая и вторая паду сигнала Е 2 в триггере 12 зафиксирует- группы выходов которого соединены с груп- сяединицаиформируетсясигналсбояМПС 25 пами информационных входов соответстна выход 37 устройства. венно первого и второго счетчиков, группаКроме того, любое несравнение априор- информационных выходов второго счетчика но сформированного и текущего адресов в соединена с входами первого элемента блоке 9 сравнения формирует единичный ИЛИ, группа информационных входов устсигнал на вход одновибратора 13. По поло ройства для подключения к адресной шине жительному перепаду сигнала несравнения микропроцессорной системы является групна выходе одновибратора 13 формируется пой информационных входов регистра и единичный сигнал на информационный. первой группой информационных входов вход триггера 12 через элемент ИЛИ 15 до блока сравнения, группа выходов регистра момента фиксации в первом такте следую соединена с первой группой входов сумма- щего цикла. В триггере 12 по отрицательно- тора, группа выходов которого соединена с му перепаду сигнала Ф 2 в первом такте второй группой входов блока сравнения, следующего цикла фиксируется единица и тактовый вход устройства для подключения формируется сигнал сбоя МПС на выход 37 к первому тактовому выходу микропроцесустройства. 40 сорной системы соединен с первым входомПри выполнении команд условного пе- первого элемента И, тактовый вход устройрехода со стековой адресацией контроль ства для подключения к второму выходу числа циклов в устройстве осуществляется микропроцессорной системы - с вторым либо после третьего, либо после пятого цик- входом первого элемента И, выход которого лов команд. Если условный переход не вы соединен с синхровходом второго счетчика, полняется по указателю стека, то контроль выход триггера является выходом неиспчисла циклов осуществляется после третье- равности устройства, о т л и ч а ю щ е е с я то цикла, в противном случае- после пятого. тем, что, с целью повышения достоверно- В счетчике 3 при выборе кода команды фик- сти контроля, в него введены второй косирувтся число пять. После выполнения 50 допреобраэователь, третий счетчик, трех цикловсчетчикеЗ находится числодва, второй регистр, второй блок сравнения, т.е, на вторую группу входов блока 10 срав- мультиплексор, одновибратор, шестой и нения поступает код, не равный нулю, Ана- седьмой элементы И, а также первый и втологичйый код, равнь й двум, формируется в рой элементы задержки, причем группа интретьем цикле команды и на первой группе "5 формационных входов устройства для входов блока 10 сравнения с третьей группы подключения к шине данных микропроцесвыходов кодопреобразователя 2. Если ус- сорной системы соединена с группой инловный переход по указателю стека не вы- формационных входов .второго регистра, полняется, то команда завершается за три группа выходов которого соединена с втоцикла. Следующий цикл - цикл выборки рой группой входов второго .кодопреоб 1131453раэователя, группа выходов первого счетчика - с второй группой входов второго блока сравнения, выход которого соединен с вторым входом второго элемента ИЛИ, управляющие входы устройстве для подключения к шине управления микропроцессорной системы соединены с информационными входами мультиплексора, выход которого соединен со счетным входом первого счетчика, первая группа выходов второго кодопреобразоватвля соединена с группой управляющих входов мультиплексора, вторая группа выходов второго кодопреобразователя - с первой группой входов .второго флока сравнения, первый выход второго кодопреобразоватвля - с первым входом пятого элемента И, выход которого соединен с управляющим входом первого блока сравнения, выход первого блока сравнения соединен с входом одновибратора, выход одновибраторес первым входом второго элементе ИЛИ, выход которого соединен с информационным входом триггера, второй выход второго кодопреобрэзователя соединен с вторым входом седьмого элемента И, выход которого соединен с первым входом второго счетчика, тактовый вход устройства для подключения к первому тактовому выходу, ,микропроцессорной системы соединен с пряиыи входом второго элемента И, выход которого соединен с вторым счвтиыи входом второго счетчика, тактовый входустройства для подключения к второму тактовому входу микропроцессорной системы соединен с инверсным входом второго элемента И, счетным входом третьего счетчикапервым входом четвертого элемента И и через 5 первый элемент задержки с первым входомседьмого элемента И. управляющим входом мультиплексора и вторым входом пятого элемента И, выход четвертого элемента И соединен с вторым входом третьего элемен та ИЛИ, выход которого соединен синхровходои .триггере, информационный вход устройства для подключения к одному из выходов шины данных микропроцессорной системы соединен со вторым входом треть его элемента И, выход которого соединен спервым входом третьего элемента ИЛИ, управляющим входом второго блока сравнения, инверсным входои шестого элемента И и черве второй элемент задержки с синхров ходами первого и второго регистров, перво, го счетчике и установочным входом третьегосчетчике, тактовый вход устройства для подключения к третьему тактовому выходу микропроцессорной системы соединен с 26 вторым входом четвертого элемента И, выход первого элемента И - с первым входом третьего элемента И, группа информационных выходов третьего счетчика соединена с первой группой входов второго кодопреоб разоветвля и второй группой входов сумматора, выход первого элемента ИЛИ соединен с первым входом шестого элементе И, вцход которого соединен с третьим входом второго элемента ИЛИ.1737453 13 26 Вход Выход 1 Выход 2 0001001011 О Иа 888 111100 00 чък 000 ООИд 110 00 ОО 010 100 00100010 3101 011 ггщ 000 01 11 чч 0001 О 1011 010 11000110110 1011 000110100 010 011 11001101 101 11011100 101 011 11011000 011 011 010 010 1 1 Ш 8 К 1 1 Код команды Код слова состояния 10100010 0100010 О,00010 010000 О 010000 О 10100010 01000010 10100010 01000010 01000010 10000010 10100010 01000010 01000010 00000000 0000000010100010 00000100 00000";00 10100010 10000",О 10100010 01000010 00010000 10100010 01.000010 10100010 10100010 10000010 00000000 10100010 01000010 01000010 00000100 10100010 01000010 01000010 00000100 00000100 10100010 10000110 10000110 10100010 00000100 00000100 Тдблива 1 Выходы кодопрсобра" зователя011 011 011 010 . 01001 010 011 010 010 010011 010 010 010 010 01 010 010 011 010 011 010 010011 010 011 010 011 010 010 011 010 019 010 011 010 010 010 ОМО011 010 01015 1737453 таблица Выходы кодопреобразователя 2 ФеюКод коивнды Код номера Группацикла 1 Группа 2 Вых. 2 ОИааввв 11111001 00 щг 0001 00 дИ 110 0011010 00100010 11 щю 0101 11 юа 0001 11011011 11000110 11010110 00110100 11001101 11011100 11011000 1 1 авК 11 3 1011000 1 1 ввК 001 000 0 0 001 010 01 01 Входы кодопреобразователя 2 000 000 000 001 010 000 001 000 011 00 011 000 001 010 011 100 000 001 010 000 000 00 000 001 010 000 003 000 001 000 003 010 000 001 030 011 100 . 000001 010 011 100 000 001 030 000 001 010 011 100 000 001 00 000 00 00 00 1 О 1 О 00 10 00 1 О 1 О 01 00 10 10 0.1 01 00 01 01 СО 00 00 ОО 00 10 00 00 00 00 00 00 ОО 00 00 00 01 01 00 00 00 01 01 00 01 01 00 01 00 01 01 00 01 01 00 000 000 010 001 000 001 000 011 030 001 000 100 011 010 001 000 010 00 000 010 001 000 010 003 000 001 000 001 000 010: 001 000 100 011 010 001 000 100 01;030 001 000 010001 000 010 001 010 001 000 010 001 000 010 1 1 1 1 1 1 1 10 1 1 1 0 0 1 0 0 1 0 0 1 1 0 1 1 1 1 0 Р 1 1 1 0 0 1 1 1 л 0 1 0 0 1 0 1 0 О 1 О 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 о н 0 1 0 0 0 0 1 0 С 1173745329 Ьг гКонтрольконтрольислоаоктВ чисво циклод Р Реда Корректор М. Шарош аказ 1892 Тираж Подписное ВНИИПИ Государственного комитета до изобретениям и открытиям 113035, Москва, Ж, Раушская наб., 4/5 НТ СССР тельский комбинат "Патент", г. город,ул, Гагарина, 101 водственно Г 7 Л Составитель А, СошкиПчолинская Техред М.Моргентал