Устройство для контроля дуплексной микропроцессорной системы

(1)5 С 06 Г 11/22 ОПИСАНИЕ ИЗОБРЕТЕНИЯН А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕПНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Ленинградский институт инженеровжелезнодорожного транспорта им. акад,В.Н. Образцова(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДУПЛЕКСНОЙ МИКРОПРОЦЕССОРНОЙ СИСТЕМЫ(57) Изобретение относится к автоматике ивычислительной технике и можетбыть использовано в дуплексных синхронных микропроцессорных системах,обеспечивающих безопасность технологических процессов. Целью изобретенияявляется повышение достоверности раИзобретение относится к автоматикеи вычислительной технике и может быть использовано в дуплексных синхронньгх микропроцессорных системах, обеспечивающих безопасность технологических процессов.Целью изобретения является повьппение достоверности работы устройстваНа фиг. 1 изображена структурная блок-схема устройства; на фиг. 2 принципиальная схема блока формирования контрольных сигналов; на фиг. 3 принципиальная схема компараторов; на Фиг. 4 - принципиальная схема блока боты устройства. Цель достигается тем, что в устройство ввецены второй компаратор, блок формирования импульса прерывания, формирователь импульса запуска и ключевой элемент. Контроль синхронной работы микропроцессоров дуплексной системы осуществляют блок формирования контрольных сигналов и компараторы. При неидентичной работе микропроцессоров компараторы блокируются и блок формирования импульса прерывания формирует сигнал прерщвания, по которому для микрог.роцессора повторяют сначала программный модуль, ва время выполнения которого был обнаружен сбой, В этом случае вос.станавливается работа пер вого компаратора. При повторном обнаружении расхождения в ргоате микропроцессоров первый компаратор снова блокируется и таким образом Фиксирует отказ системы. 1 з п. Ф-лы. бил.,- 1 табл,Формирования импульса прерывания; на фиг. 5 - принципиальная схема преобразователя частоты; на фиг, б - прин", ципиальные схемы Формирователя импульса запуска, усилителя и ключевого элемента.Устройство содержит (Фиг. 1) основной блок 1 питания, стабилизатор 2 напряжения питания, первый 3 и второй 4 микропроцессоры системы, выходное устройство 5 системы, шины б и 7 интерфейсов, блок 8 формирования контрольных сигналов, тактовый вход 9, выходы 10 и 11 блока 8, компараторы12 и 13, парафазные выходы 14 и 15 компаратора 12, преобразователь 16 частоты, ключевой элемент 17, усилитель 18, имеющий выходы 19 и 20, формирователь 21 импульса запуска, питающий вход 22 ключевого элемента 17, входы 23 и 24 бпока 25 формирования импульса прерывания, выход 26 которого соединен с входами 27 и 28 прерывания микропроцессоров 3 и 4.Блок 8 формирования контрольных сигналов содержит (фиг. 2) регистры 29 и 30 сдвига, входы параллельной записи информации которых подключены к шинам 6 и 7 интерфейсов микропроцессоров 3 и 4, тактовые входы регистров 29 и 30 соединень 1 через счетные триггеры 31 и 32 с тактовым входом 9 блока 8. Входы 33 и 34 б.ока являют" 20 ся входами разрешения записи информации в регистры 29 и 30. Выход последнего разряда регистра 29 является первым выходом 11 блока 8, а выход последнего разряда регистра 30 через 25 элемент НЕ (инвертор) 35 соединен с втррым выходом 10 блока 8. Вход 36 является входом установки в исходное состоянис и соединен с установочными входами триггеров 31 и 32.Компараторы 12 и 13 содержат (фиг. 3) элементы И 37-40, ИЛИ 41-44, элементы НЕ (инверторы) 45-50 и диоды 51 и 52 развязки, папафазные входы53 и 54, 55 и 56.Блок 25 формирования импульса пре рывания содержит (фиг. 4) элемент ЧСКЛЮЧЫОЦЕЕ ИЛИ 57, входы которогс являются входами 23 и 24 блока, а выход соединен с. входом одновибрато;, ра 58.40Преобразователь 16 частоты содержит (фиг. 5) динамический элемент контроля парафазности, выполненный на конденсаторе 59, диоде 60, резис-, торах 61-63, оптроне 64, и преобра - зователь полярности на конденсаторах 65 и 66 и диодах 67 и 68, а также управляемы генератор на элементах И-НЕ 69-73. Выходы элементов 72 н 73 подключены соответственно к выходам 74 и 75, а входы динамического элемента контроля парафазности - к входам 76 и 77 преобразователя 16.Ключевой элемент 17 содержит (фиг. 6) ключи на полевых транзисторах 78 и 79, входы которых являются входами 74 и 75 элемента 1, а выходы 80 и 81 соединены с входами усилителя 18, выполненного на транзисторах82 и 83, в цепи стока которых включена первичная обмотка трансформатора84, вторичная обмотка которого соединена с выпрямительным мостом 85, квыходу которого подключен сглаживающий конденсатор 86, разделительнаяцепочка на диоде 87 и конденсаторе88, питающий вход ключевого элементасоединен с выходом формирователя 21,содержащего резистор 89, кнопку 90пуска, конденсатор 91 и диоды 92 и 93,На фиг. 5 и 6 показаны также диоды94 и 95 и резисторы 96 - 98.Устройство работает следующим образом.Основной блок 1 питания формируетвходное напряжение для стабилизатора2, который вырабатывает стабилизированное напряжение питания микропроцессоров 3 и 4, обменивающихся информацией с внешними (периферийными) устройствами через выходное устройство 5.Контроль правильности функционирования микропроцессоров 3 и 4 (выполненных, например, восьмиразрядными,.К) осуществляется методом сравнения сигналов на шинах 6 и 7 интерфейса. Они поступают на информационныевходы блока формирования контрольныхсигналов, который под действием тактовых сигналов на входе 9 преобразуетпараллельный код на шинах 6 и 7 в последовательный парафазный код на выходах 10 и 11 блока. Парафазностьсигналов на этих выходах контролируется компараторами (с памятью) 12 и 13,При идентичной работе микропроцессоров 3 и 4 на выходах блока 8 постоянно присутствует парафазный код. Приэтом на.выходах 14 и 15 компаратора2 также появляется парафазный импульсный сигнал, под действием которого преобразователь 16 формируетвысокочастотный сигнал, который через ключевой элемент 17 воздействуетна усилитель 18,Усилитель 18 на своем первом выходе 19 формирует напряжениепитаниявыходного устройства 5, а на второмвыходе 20 - напряжение питания ключевого элемента 17.При работе микропроцессоров 3 и 4в регистры 29 и 30 блока 8 по сигналам разрешения записи входов 33 и 34,поступающим от микропроцессоров 3 и4, записывается параллельный код,отображающий состояние шин 6.и 7 ин 1585799терфейса. Затем под действием такто-. вых сигналов, поступающих с входа 9 через счетные триггеры 31 и 32, эти параллельные коды будут преобразовываться в последовательные за счет инвертирования элементом 35 выходных сигналов регистра 30 на выходах 10 и 11 блока 8, При исправности элементов устройства и отсутствии сбоев должен быть парафазный динамический сигнал "01" или "10"Счетные триггеры 31 и 32 введены в устройство для согласования максимально высокой частоты появления сигналов на шинах 6 и 7 внутреннего интерфейса с частотой тактовых импульсов на входе 9 с таким расчетом, чтобы при появлении очередного параллельного кода на шинах 6 и 7 регистры 29 и 30 были бы очищены от предыдущего кода.При неидентичной работе микропроцессоров 3 и 4 в регистры 29 и 30 записываются параллельные коды, различающиеся хотя бы в одном разряде.При преобразовании их в последовательный вид на выходах 10 и 11 блока 8 появится непарафазный сигнал вида 00 или "11". В этом случае компараторы 12 и 13 блокируются и на их выходах устанавливаются статические сигналы "00" или "11".Компараторы 12 и 13 представляют собой асинхронный конечный автомат в виде парафазного Т-триггера, работа которого описывается таблицей. 10 30 35 Выход элементов Такт Вход 53 5443 44 41 42 1 1 0 2 0 1 3 1 0 4 0 1 1 О0 1 0 1 1 0 0 1 0 1 1 0 1 0 При любом нарушении парафазности сигналов на входах 53 и 54 или повреждении элементов и связей на выходах 50 элементов 4 1-44 парафазного триггера появляются сигналы "0000" или "1111" и разблокировать его можно, только/ подав одновременно на установленные входы 55 и 56 логический сигнал "0". 55При появлении на выходах 14 и 15 компаратора 13 сигналов "00" или "11" через элемент 57 срабатывает одновибратор 58 и на выходе 26 блока 25 формирования появляется сигнал запроса прерывания, который поступает на соответствующие входы 27 и 28 микропроцессоров 3 и 4. Обработав эти .сигналы, они передают на входы 55 и 56 компаратора 12 логический "0", т.е. разблокируют его. Одновременно в микропроцессорах 3 и 4 программа обработки прерываний, поступающих от блока 25, осуществляет повторение программнОго модуля, во время выполнения которого зафиксировано расхождение в работе микропроцессоров З,и 4. Если при повторном выполнении программного модуля микропроцессоры 3 и 4 работали идентично, то по окончании выполнения этого модуля на входе 55 и 56 компаратора 13 одновременно поступают сигналы "0" и работа устройстваполностью восстанавливается, т.е. можно считать, что нарушение в работе системы произошло из-за сбоя.Во время исправной работы микропроцессоров 3 и 4 с выходов 14 и 15 компаратора 12 на входы преобразователя 16 поступает динамический (импульсный) парафазный сигнал.При периодическом поступлении на входы 76 и 77 сигналов (например, в уровнях ТТЛ сх:и) "10", а затем "01 конденсатор 59 разряжается на светодиод оптрона 64. В этом случае фото- транзистор оптрона 64 периодически переключается и конденсатор 65 разряжается через диод 68 на конденсатор 66 и вход питания генератора на элементах 69-73, формируя таким образом напряжение отрицательной полярности, необходимое для работы генератора. Сигналы с выходов 74 и 75 преобразователя 16 поступают через ключевой элемент 17 на транзисторах 78 и 79 на входы усилителя 18, предназначенного для формирования питающего напряжения выходного устройства 5. Формирование осуществляется с помощью трансформатора 84, выпрямительного моста 85 и сглаживающего конденсатора 86. Кроме того, с помощью цепочки из светодиода 87 и конденсатора 88 формируется напряжение питания ключевого элемента 17. Светодиод 87 индицирует исправность микропроцессорной системы и источника питания ее выходных устройствЕсли при выполнении одного и того же программного модуля будет дважды зафиксировано расхождение в работе микропроцессоров 3 и 4, то после первого раза компаратор 12 будет разбло 1585799кирован и программный модуль будет ввыполняться сначала, затем компаратор ,12 снова заблокируетсяа на его выхо-: дах установится статический непарафазный сигнал. В этом случае блок 25 не Формирует сигнал прерываний, так как компаратор 13 заблокирован еще при первом выполнении программного модуля, Таким образом, с выходов 1 ч и 15 компаратора 12 на входы 76 и 77 преобразователя 16 поступает статическийсигнал.Выход из строя любого элемента 59- 68 преобразователя 16 или прекращение поступления импульсов на входы 76 и 77 приводит к прекращению преобразования импульсов положительной полярности, Формируемых оптроном 64, в напряжение питания отрицательной полярности элементов 69-7 э высокочас 20 тотного генератора преобразователя 16. В этом случае сначала прекращается Формирование усилителем 18 напряжения питания устройства 5 а затем с небольшой задержкой на время разряда конденсатора 88 пропадает питание ключевого элемента 17, что приводит к надежному выключению питания выходного устройства 5, Аналогичная ситуация возникает, если произойдет отказ основного блока 1 питания и на его ши-. нах появится пульсация с частотой питающей сети, В этом случае пульсирующее напряжение появится на выходе 20 усилителя 18 так как величина кон денсатора 88 выбирается малой, то пульсации не будут сглажены) и при снижении напряжения до нуля ключевой элемент 17 не будет пропускать высокочастотные сигналы на вход усилителя 40 18, Трансформатор 84 выполнен высокочастотным с прямоугольной петлей гистереэиса, поэтому низкочастотное пульсирующее напряжение, немодулированное колебаниями генератора на элементах 69-73, не будет трансформироваться, а значит, на выходах 19 и 20 усилителя 18 пропадает питание, т.е. ос 1- ществится отключение неисправчой микропроцессорной системы от управляемо 50 го процесса. В этом случае светодиод 87 усилителя 18 гаснет, индицируя таким образом отказ системы.Оператор или обслуживающий персонал во время, не угрожающее безопас ности действия системы (например, в паузах между проследованием поездов), может повторно запустить блок питания, нажав кнопку 90. При этом конденсатор 91 через диод 93 разрядится на конденсатор 88 усилителя 18, т.е. кратковременно подается напряжение питания ключевого элемента 17. Это делается в случае, если система действует в условиях сильных помех и возможно ее выключение при сбое дважды подряд во время двукратного выполнения одного программного модуля.Формула из о бр е те нияУстройство для контроля дуплексной микропроцессорной системы, содержащее усилитель, соединенный питающим входом с основным блоком питания, а первым выходом - с выходом устройства для подключения к питающему входу дуплексной микропроцессорной системы, первый компаратор, парафаэный выход которого соединен с парафазным входом преобразователя частоты, а парафазный информационный вход - с выходом блока формирования контрольных сигналов, первые и вторые информационные и разрешающие входы которого являются соответствующими входами устройства для подключения к информационным шинам и управляющим выходам первого и второго микропроцессоров дуплексной микропроцессорной системы, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности работы устройства, в него введены второй компаратор, блок Формирования импульса прерывания, Формирователь импульса запуска и ключевой элемент, причем парафазный выход преобразователя частоты соединен через ключевой элемент с парафазным управляющим входом усилителя, второй выход которого и выход формирователя импульса запуска подключены к питающему входу ключевого элемента, парафазный выход первого компаратора соединен с параФазным информационным входом второго компаратора, парафазный выход которого подключен к парафазному входу блока Формирования импульса прерывания, выход которого является выходом устройства для подключения к входам прерывания первого и второго микропроцессоров дуплексной микропроцессорной системы, тактовый вход блока формирования контрольных сигналов является входом устройства для подключения к тактовому выходу первого микропроцессора дуплексной микропроцессорной системы, первые и вторые вхо"9 15857 ды блокировки первого и второго ком- . параторов являются соответствующими входами устройства для подключения к первым и вторым выходам синхронизации второго и первого микропроцессоров дуплексной микропроцессорной системы,2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок формирования контрольных сигналов содержит два регистра сдвига, два счетных триггера и элемент НЕ, причем информационные входы первого и второго регистров сдвига являются соответст 99 1 Овенно первым и вторым информационными входами блока, а входы разрешения записи - соответственно первым и вторым разрешающими входами блока, тактовые входы первого и второго регистр ров сдвига соединены соответственнос выходами первого и. второго счетных триггеров, счетные входы которых соединены с тактовым входом блока, выход последнего разряда второго регистра сдвига соединен с входом элемента НЕ, выход которого и выход последнего разряда первого регистра сдвига образуют парафазный выход блока.1585799 Составитель В. Вертлиб Техред Л. Сердюкова я орректо ктор Е. Копна дписное аказ 232 ВНИИПИ Государственного комитета ло изобретениям и открытиям 113035, Иосква, Ж, Раушская наб., д. 4/5 КНТ СССР роиэводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101