Устройство для вычисления коэффициентов дискретного преобразования фурье

ОП ИСАЙИ ЕИЗОБРЕТЕНИЯВОРСОМУ СсаИДП:ЛСУ и 877556 Союз СоветскнхСоцналнстнческнхРеспублнк(5 )М. Кл. с присоединением заявки ЖС 1 06 Р 18/33 Государственный камитет СССР(23) Приоритет Опубликовано 30.10.81. Бюллетень М 40Дата опубликования описания 30.10,81 ло делан изобретений и вткрытнй(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОЭФФИЦИЕНТОВ ДИСКРЕТНОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕИзобретение относится к вычислительной технике и может быть применено для вычисления дискретного преобразования фурье (ДПФ) в заданной полосе частот спектра высокого разрешения при решении задач виброакустического контроля техни 5 ческого состояния машин и механизмов.Осуществление вибрационного контроля связано с измерением в реальном масштабе времени спектров комплексных сиг 1 О налов 20-50 кГц.Известны цифровые устройства, вычисляющие полные спектры входных сигналов и спектры в заданных полосах частот с использованием методов быстрых преобра 1 зований и цифровой фильтрации 11.. Метод цифровой фильтрации позволяет вычислять полные и полосовые спектры, но, во-первых, требует при этом программной перестройки по каждой спектральной дискрете, что приводит к необходимости использования сложного блока программного управления. Во-вторых, метод не обладает эффектом быстрого преобразования; вычисление дискрет спектра связано с последовательной И -кратной обработкой входного числового массива, В.третьих, цифровые фильтры измеряют преимущественноспектры, для вычисления других функцийнужно вводить в прибор дополнительныеузлы, что нарушает структурную целостность прибора. В-четвертых, цифровойфильтр - одноканальное устройство, и органиэация обработки составных (комплексных) сигналов здесь существенно эатруднека. Указанные недостатки устройствацифровой фильтрации являются важными,прежде всего для вибрационного контроля.Методы быстрых преобразований, например,быстрое преобразование фурье (БПФ), наилучшим образом удовлетворяют требованиям вибрационного контроля и диагностики. Анализатор, выполняющий БПФ, обрабатывает информацию по двум каналам вреальном времени до нескольких десятковкилогерц частоты входного сигнала с измерением спектральных, корреляционнь 1 хфункций, а также функций распределения45 вероятностей и т.п, Однако функциональная жесткость алгоритма БГ 1 ф приводит,в свою очередь, к весьма существенному недостатку устройства, который закаочается в том, что алгоритм позволяет вычислять только полные спектры сигналов, т.е. спектры во всем диапазоне частотот 0 до частоты среза. Зто определяетразрешающую способность анализа. Однако часто возникает. необходимость просмот-Ора спектра с шагом до единиц и долей ерц в некоторой полосе частот, котораятем уже, чем выше разрешение. В таких случаях возможно переходить от вычиспения попного спектра к полосовому анализу. Но в случае БПф такой переход не может быть выполнен эффективно. Это связано с резким увеличением объема опе-.ративной памяти до соответствующих разрешению размеров. 20Наиболее близким по технической сущности к предлагаемому, является устройство для вычиспения коэффициентов фурье, содержащее входной блок памяти, блок умножения, блок памяти тригонометрических , функций, блок инверсной перестановки, блок памяти, арифметический блок и сумматор 23Устройство позвопяет вычислять неболыпое количество коэффициентов из чис- на реализуемых методом БПф. Достигается это ограничением числа выполняемых итераций алгоритма и дополнитепьным успожнением устройства, которое содержит многоканальный сумматор. Но, как указа 35 но выше, такое решение не приводит ктехнике-экономическому эффекту, посколЬ- ку и в этом случае аппаратурцые средства должны быть расчитаны на попное исполнение алгоритма БПФ. В этом устрой 40 стве объем памяти необходимо увеличивать пропорционально задаваемому разрешению анализа.Цель изобретения упрощение устройствавУказанная цель достигается тем, что устройство для вычисления коэффищентов дискретного преобразования фурье,содержащее входной бпок памяти, два умножителя, сумматор, блок памяти подмассиваи блок памяти коэффициентов, первый и50 . второй выходы которого подкпючены к первым входам соответственно первого и второго умножитедей, вход входного блока памяти является входом устройства, а выход входного блока памяти соединен со 55вторым входом второго умножителя, выходкоторого подключен ко входу бпока памяти подмассива, выход которого соединен с первым входом сумматора, выход которого подключен ко входу блока памяти подмассива, содержит блок управления и блок памяти суммы, выход которого объединен с выходом первого умножителя и подключен ко вторым входам сумматора и второго умножителя, выход которого объединен с выходом сумматора и подключен ко входу блока памяти суммы, выход блока памяти подмассива соединен с первым входом первого умножителя, первый и второй выходы блока управления подключены соответственно к первому и второму управляющим входам блока памяти коэффицйентов, третий ичетвертый выходы блока управления соединены соответственно с первым и вторым управляющими входами блока памяти подмассива, а четвертый и пятый выходы блока управления подкню- чены соответственно к первому и второму управляющим входам блока памяти сум мы, вход задания гармоник входной полосы и вход задания режима блока управления являются первым и вторым управляют шими входами устройства.Блок управления содержит два счетчика, четыре элемента И, элемент НЕ, элемент ИЛИ, умножитель, кольцевой сдвиговый регистр сдвиговый регистр и формирователь адреса, первый выход которого, соединен с тактовь 1 м входом первого счетчика, первый выход которого соединен со входом сдвигового регистра и первым входом умножителя, второй вход которого соединен с выходом первого элемента И, первый вход которого объединен с первым входом второго элемента И и подключен к первому выходу второго счетчика, тактовый вход которого соединен с выходом третьего эпемента И, первый вход которо го объединен со вторым входом второго эпемента И и соединен с выходом элемента НЕ, вход которого объединен с первым входом четвертого эпемента И, выход которого соединен а первым входом элемента ИЛИ, выход которого подключен к третьему входу умножителя, выход второго эпежента И соединен со вторым входом эпемента ИЛИ, второй выход первого счетчика соединен со вторым входом третьего элемента И, выходы группы кольцевого сдвигового регистра соединены с соответствующими входами группы сдвигового регистра и формироватепя адреса, второй выход которого .соединен со. входом кольцевого сдвигового регистра, выход умно- жителя явпяется первым выходом блока, выход сдвигового регистра явпяется вторым выходом блока, третий выход форми877Ы 20 5рователя адреса является третьим выходом блока, первый выход первого счетчи ка является четвертым выходом блока, а четвертый выход формирователя адреса является пятым выходом блока, второй вход четвертого элемента И является входом задания гармоник входной полосы блока управления, вход элемента НЕ объединен со вторым входом первого элемента И и является входом задания режима блока управления.На фиг. 1 приведена схема устройства; на фиг. 2 - функциональная схема блока управления.Устройство с одержит входной блок .1 памяти, первый умножитель 2, блок 3 памяти коэффициентов, арифметический блок 4, блок 5 памяти суммы, блок 6 памяти подмассива, блок 7 управления, выходы 8-12 блока управления соответственно первый - пятый, сумматор 13 арифметического блока 4, второй умножитель 14 арифметического блока 4. Блок 7 управления включает вход 15 задания началь 25 ной гармоники полосы, умножитель 16, кольцевой сдвиговый регистр 17, сдвиговый регистр 18, элемент НЕ 19, эле менты И 20 - 23 ( или несколько элементов ИЛИ в соответствии с разрядностью пропускаемых чисел), счетчики 24 и 25, формирователь 26 адреса, вход 27 режима, счетный вход 28 счетчика 24, управляющий вход 29 сдвигового регистра 17, второй счетный вход 30 счетчика 24, выход 31 переполнения счетчика,- 35 26, элемент ИЛИ 32.Алгоритм работы предлагаемого устройства следуюший; для вычисления спектра в полосечастот сигнел предвари-, 4 О тельно умножается на начальную гармонику заданной полосы (по теореме переноса спектра), после чего разделяется на М- подмассивов, для каждого из которых выполняется частичное дискретное преобразование фурье (ДПф) в полных фазах, результаты циклов ДПф (частичные результаты) умножаются на поворачиваюшие . векторы Фф ( ") с фазами, пропорциональными ширине с полосы, номеру 1 под массива и порядку г гармоники в полосе относительно начальной, принимаемой условно за нулевую, причем Ж=РМР(-13(й; конечным результатом являются суммы отпельных произведений,соответствующих оп 55 ной и той же гармонике по всем циклам ДПФ.Устройство работает следующим. образом. В исходном состоянии все счетчики устройства установлены в ноль, в том числе и счетчик 25 номера подмассив Входной блок 1 памяти накапливает отсчеты первого подмассиве, которые затем пере.- писываются в блока 6. памяти.При этом числа подмассива пропускаются через ум ножитель 2, где умножаются на начальную гармонику полосы с учетом номера подмассива, что соответствует преб азованию сигнала Х(Ц в сигнал Х (сФ 1 юГНачальная гармоника полосы вырабатывается блоком 3 в соответствии с текушим значением фазы, подаваемым в блок 3 кэ блока 7 управления по выходу 8. Режим перезаписи из блока 1 в блок 6 соответствует единичному режиму реботы блока 7 управления, определяемому наличием единичного потенциала на шине 27 режима, фаза начальной гармоники (ее переменная часть) РФ получается путем перемножения в умножителе 16 номера Р этой гармоники, задаваемого оператором по входу 15 и временного аргумента Ь, которому соответствует совместный код с выходов счетчиков 24 и 25, причем счетчик 24 объемом ф пает ,младшую часть разряпов кода, счетчик 25 объемом Ь - старшую часть. В том, что это так, легко убедиться; код счетчика 24 естьсьЬ Ъ С 30, а код счет чика 25 равен(-4): ("-, что дает значение объединенного кода +( - =Ф совпадающее с вышепринятой подстановкой.Величина Р подается в умножитель 16 через открытый элемент И 21 и элемент ИЛИ 32, а величинаподается непосредственно с выходов счетчика 24 и с выходов счетчика 25 через открытый эле мент И 22, при этом элемент И 20 заперт и не пропускает код с выхода счетчика 25, Счетчик 24 накапливает импуль сы, по которым происходит указанная перезапись чисел, поэтому его состояние, а значит, и величина фазы, меняется с каж ,пым тактом вызова, Счетчик 25 фиксирует. количество обработанных подмассивов (количество циклов перезаписи), поэтому его состояние меняется только при смене подмассива, оставаясь неизменным для всех чисел текушего шкла перезаписи.Умноженные на начальную гармонику числа подеются в арифметический блок 4 по четвертому входу одновременно на сумматор. 13 и умножитель 14. Сумматор 13 в режиме перезаписи работает на блок 5 памяти, вычисляя общую сумму поступле ний. Происходит это следующим образом. Каждому такту вызова из блока 1 соотЫетствуют два подтакта работы блока б.В первом подтакте из. блока 5 вызывается операнд и суммируется с вновь поступившим числом подмассива. В течение второго подтакта полученная сумма заносится Обратно в блок 5. Вызов и запись в блоке 5 осуществляется неизменно по одному и тому же, нулевому, адресу, задаваемому по входу 10, Таким образом, в нулевой ячейке блока 5 рециркулярно накапливается сумма отсчетов, соответствующая коэффициенту Фурье начальной гармоники. Нулевой адрес задается в формирователь 26 адреса. Умножитель 14 работает на блок 6 памяти, умножая поступающие отсчеты (предварительно умно- женные на начальную гармонику) на коэффициенты Ф ф - среднюю гармонику полосы. Эта гармоника вырабатывается блоком 3 на его втором выходе. Фаза гармоники задается блоком 7 управления на выходе 9, являющемся непосредственным выходом сдвигового регистра 18, Он формирует фазу путем умножения помера отсчета т (.от счетчика 24) на число Щ, Поскольку ф берется равным целой степени двойки, поэтому умножение выполняется обычным сдвигом двоичного кода Ф на(о ч, ) разрядов в сторону старших. С выхода умножителя 14 операнды записываются в блок 6 памяти по адресам входа 11, соответствующим значениям кода счетчика 24. Блок 6 памяти состоит из трех одинаковых секций.Указанная зались производится в первую секцию,сЕдиничный режим блока 7 управлениязаканчивается с переполнением счетчика24 и установкой его в ноль. При этомимпульс переполнения поступает на входЪэлемента И 23, но не проходит через не-го, так как элемент И 23 заперт нулемс выхода элемента НЕ, инвертирующегоединичный потенциал шины 27. После этого на шине 27 появляется нулевой потенциал, подача тактовых импульсов нашину 31 прекращается. В этом, нулевом,режиме блока 7 . управления происходитдальнейшая обработка операндов, записанных в первую секцию блока 6 памяти. Обработка происходит так; по исходному, нулевому адресу входа 11 вызывается операнд из первой секции блока 6 и подается одновременно на сумматор 13 и умножитель 14 по третьему входу блока 4. (четвер.гый вход при этом отключается),Одновременно начинает работать формирователь 26,Таким образом, предлагаемое устройство позволяет находить спектр полосового сигнала в пределах ширины полосы .частот и имеет меньший объем оборудования, чем известное.формула изобретения1, Устройство для вычисления коэффициентов дискретного преобразования фурье, . содержащее входной блок памяти, два умножителя, сумматор, блок памяти подмассива и блок памяти коэффициентов, первый и второй выходы которого подключены к первым входам соответственно первого и второго умножителей, вход входного блока памяти является входом устройства, а выход входного блока памяти соединен 20 со вторым входом второго умножителя,выход которого подключен ко входу блока памяти подмассива, выход которого соединен с первым вхЬдом сумматора, выход которого подключен ко входу блока памя ти подмассива, о т л и ч а ю щ е е с ятем, что, с целью упрощения, оно содержит блок управления й блок памяти суммы, выход которого объединен с выходом первого умножителя и подключен ко вторым входам сумматора и второго умножителя, выход которого объединен с выходом сумматора и подключен ко входу блока памяти суммы, выход блока памяти подмассива соединен с первым входом первого умножителя, первый и второй выходы блока управления подключены соответственно к первому и второму управляющим входам блока памяти коэффициентов, третий и четвертый выходы блока управления . соединены соответственно с первым и вторым управляющими входами блока памяти подмассива, а четвертый и пятый выходы блока управления подключены соответственно к первому и второму управляющим входам блока памяти суммы, вход задания гармоник входной полосы и вход задания режимаблока управлении являются первым и вторым управляющимивходами устройства.502, Устройство по п. 1, о т л и ч аю щ е е с я тем, что блок управления содержит два счетчика, четыре элемента И, элемент НЕ, элемент ИЛИ, умножитель, кольцевой сдвиговый регистр, сдвиговый регистр и формирователь адреса, первый 55выход которого соединен с тактовым входом первого счетчика, первый выход которого соединен со входом сдвигового регистра и первым входом умножителя, второй вход которого соединен с выходомпервого элемента И, первый вход которого объединен с первым входом второгоэлемента И и подключен к первому выходу второго счетчика, тактовый вход которого соединен с выходом третьего элемента И, первый вход которого объединен совторым входом второго элемента И и соединен с выходом элемента НЕ, вход которого объединен с первым входом четвер"того элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого подключен к третьеМу входуумножителя, выход второго элемента Исоединен со вторым входом элемента ИЛИ,второй выход первого счетчика соединенсо вторым входом третьего элемента И;выходы группы кольцевого сдвигового регнстра соединены с соответствующимивходами группы сдвигового регистра иформирователя адреса, второй выход которого соединен со входом кольцевого сдвиг,гового регистра, выход умножнтеля является первым выходом блока, выход сдвигового регистра является вторым выходомблока, третий выход формирователи адре 5, са является третьим выходом блока, первый выход первого счетчика является чеввертым выходом блока, а четвертый выход формирователя адреса является пятымвыходом блока, второй вход четвертого10 элемента И является входом задания гармоник входной полосы блока управления,вход элемента НЕ объединен со вторымвходом первого элемента И и являетсявходом задания режима блока управления.15 Источники информации,принятые во внимание при экспертизе1, Рабинер Л. и Гоулд В. Теория иприменение цифровой обработки сигналов.М"Мир", 1978,20 2, Авторское свидетельство СССРЫЗ ставитель А. Баранохред М. Нааь Редактор В. Петр К М. Демчик Заказ 961 7/7 раж 7 лиал ППП Патент, г, Ужгород, ул. Проектная, 4 4, Ти 48 ПодписноеВЙИИПИ Государственного комитета СССРпо делам иэобретений и открытий13038, Москва, Ж 38, Раушская набд. 4/8