Адресный формирователь для накопителя на мдп-структурах

01) 425331 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистицеских Республик(51) М, Кл. Н 031 5/01 Гасударственный номитеСовета й 1 инистроо СССРаа делом изаоретенийи открытий(32) Приорит Опубликовано 25.04,74. Бюллетень1 Дата опубликования описания 26.09.74(54) АДРЕСНЫЙ ФОРМИРОВАТЕЛЬ ДЛЯ НАКОПИТЕЛЯ НА МДП-СТРУКТУРАХИзобретение относится к вычислительной технике.Характеристики накопителя на МДП-спруктурах определяют особенности адресного формирователя как устройства, обеспечивающего коммутацию режимов (запись, считывание) и выходных импульсов управления одной полярности как в режиме записи, так и в режиме считывания. Кроме того, адресный формирователь должен обеспечивать необходи мый перепад напряжения независимо от нагрузки, т. е. работать в режиме генератора налряжения.Известные адресные формирователи для накопителя на МДП-структурах, содержащие входной согласующий элемент, делитель напряжения с активными элементами, согласующий элемент режима, характеризует относительно большая длительность фронтов формируемых импульсов при переходе от 20 одного уровня напряжения через нуль к другим уровням напряжения, определяемым режимами записи и считывания; зависимость уровня формируемого напряжения при считывании от параметров выходной ключевой схе мы (коэффициент усилия, 1 ко); большое значение потребляемой мощности в исходном состоянии; наличие четырех источников питания.Цель изобретения - уменьшение длительности импульсов при переходе от,режима 30 записи к считыванию, обеспечение стабильности уровней этих импульсов, снижение потребляемой мощности в исходном состоянии формирователя и экономия оборудования.Для этого формирователь снабжен шунтирующим транзистором и фиксирующим диодом, при этом ключевой транзистор делителя напряжения базой через ЯС-цепочку подключен к выходу входного согласующего элемента, эмиттером - к источнику питания через резистор, параллельно которому эмиттерноколлекторным переходом включен шунтирующий транзистор, база которого подключена к коллектору транзистора согласующего элемента режима; коллектор указанного ключевого транзистора подключен к источнику питания противоположной полярности и через фиксирующий диод - к выходу входного согласующего элемента,На чертеже приведена принципиальная элекприческая схема предлагаемого формирователя для накопителя на МДП-структурах.В схеме предлагаемого формирователя ключевой транзистор 1 (и - р - и), обеспечивающий формирование в линию адреса управляющих импульсов записи и считывания, базой через РС-цепочку, содержащую резистор 2 и емкость 3, подключен к коллектору транзнсгора 4 (р - и - р), являющегося входным согла3сующим элементом. На эмиттер транзистора 4 поступают управляющие импульсы с дешифратора адреса, а база его через резисторсоединена с землей. Эмиттер ключевого транзистора 1 через резистор 6 подключен к источнику питания отрицательной полярности - Еа и через резистор 7 к коллектору транзистора 4. Коллектор ключевого транзистора 1 через резистор 8 подключен к источнику питания положительной полярности +Еа и через фиксирующий диод 9 - к коллектору транзистора 4. Параллельно резистору 6 эмиттерно-коллекторным,переходом включен шунтирующий транзистор 10 1 а - р - а), база которого подключена к,коллектору транзистора 11 (р - а - р), являющегося согласующим элементом режима и через резистор 12 - к источнику питания отрицательной полярносч 1 и - Еа. Ваза транзистора 11 через резистор 13 соединена с землей, Входной согласующий элемент транзистора 4 и согласующий элемент транзистора 11 режима предусмотрены для согласования управляющих входов формирователя с интегральными схемами ЗУ.С коллектора транзистора 1 снимаются управляющие импульсы записи и считывания, поступающие на затвор ключевого МДГ 1- транзистора, который на чертеже не показан, так как он входит в матрицу памяти на МДП- структурах,,1 предлагаемый адресный формирователь раоотает следующим образом.В исходном состоянии линия адреса находится под положительным потенциалом, равным +Еа, так как ключевой транзистор 1 делителя напряжения закрыт отрицательным потенциалом на базе, снимаемым с коллектора транзистора 4, закрытого по эмиттеру низким уровнем потенциала.Транзистор 10 также закрыт отрицательным потенциалом на базе, снимаемым с коллектора транзистора 11, закрытого по эмиттеру низким уровнем потенциала,Таким образом, в исходном состоянии все транзисторы схемы закрыты, и потребление мощности возможно лишь по цепи +Еа - резистор 8 - линия адреса - автор ключевого МДП-транзистора.Однако МДП-транзистор как элемент управляемый полем, имеет очень большое входное сопротивление и практически не потребляет тока по цепи управления.В режиме записи в линии адреса формируется импульс с перепадом от +Еа до - Еазап ( Езап (Еа).Для этого на эмиттер транзистора 4 с дешифратора адреса подается импульс положительной полярности.Одновременно на эмиттер транзистора 11 поступает положительный строб записи со схемы местного управления. Транзисторы 4, 11 открываются, потенциалы их коллекторов увеличиваются, и вследствие этого открывают 5 15 20 25 30 35 40 45 50 55 60 65 4ся транзисторы 1, 10. При этом последнийшунтирует резистор 6.Таким образом, линия адреса оказыиаегсяподключенной к - Еа через эмиттерно-коллекторные переходы открытых транзисторов 1,10. Общее сопротивление последних многоменьше сопротивления резистора 6.В режиме считывания в линии адреса формируется импульс с перепадом от +Еа до- Есчпт ( - Есчпт/ ( / - Еа) и ( - Есчпт/(Езап )Для этого на эмиттер вранзистора 4 подается положительный импульс с дешифратораадреса; строб записи отсутствует. Вследствиеэтого транзистор 1 открывается, а транзисторы 10, 11 остаются закрытыми. В результателиния адреса оказывается подключенной к- Еа ЧСРЕЗ РЕЗИСТОР 6, И ПОтЕНЦИаЛ ( - Есчпт/линии адреса) определяется делителем напряжения, образованным транзистором 1 и резисторами 6, 8, включенными между - Еа и+Еа.Делитель позволяет снизить в режиме считывания уровень напряжения. Путем, подборарезистора 6 можно менять потенциал - Епкоторый определяется только соотношениемплеч делителя и не критичен к разбросу параметров транзистора 1, 10.В режимах записи и считывании резистор 2и емкость 3 ЯС-,цепочки обеспечивают уменьшение длительности переднего и заднегофронтов формируемых импульсов при переходе от одного уровня напряжения к другимуровням через нуль. Включение коллекторного сопротивления транзистора 7 в цепь эмиттера транзистора 1 и фиксирующего диода9 в цепь коллектора транзистора 1 способствует уменьшению заднего фронта формируемого импульса за счет скорейшего выходатранзистора 1 из режима насыщения,В предлагаемом адресном формирователечисло источников питания уменьшено до двух.Адресный формирователь, кроме того, обеспечивает экономию оборудования ОЗУ, таккак шунтирующий транзистор 10, согласующий элемент 11 режима и резисторы 6, 12,13 могут быть выполнены в одном экземпляреи являться общей шунтирующей схемой режима для всех остальных ключевых схем адресных формирователей АЗУ.Предлагаемый адресный формировательпредназначен преимущественно для использования в ЗУ, выполненных на интегральныхмикросхемах на основе МДП-структур.Предмет изобретенияАдресный формирователь для накопителяна МДП-структурах, содержащий входной согласующий элемент, делитель напряженияс активными элементами и согласующийэлемент режима, отличающийся тем,что, с целью уменьшения длительности фронтов импульсов при переходе от режима записи к считыванию, обеспечения стабильностиуровней этих импульсов, снижения потребля425331 емой мощности в исходном состоянии формирователя и экономии оборудования, он содержит шунтирующий транзистор и фиксирующий диод, при этом ключевой транзистор делителя напряжения базой через РС-цепочку подключен к выходу входного согласующего элемента, эмиттером - к отрицательной шине источника питания через резистор,Сч" М т Составитель Д. ГолубовичТехред А, Камышникова Редактор О. Кунина ректор Н, Аук Изд.776 Тираж 811 ПИ Государственного комитета Совета Министров по делам изобретений и открытий Москва, )К, Раушская иаб., д. 4/5одписио Типография, пр. Сапунова. 2 д.гс" Ьви. ррплор 7 7 Урд "ул параллельно которому эмиттерно-коллекторным переходом включен шунтирующий транзистор, база которого подключена к выходу согласующего элемента режима; коллектор 5 ключевого транзистора делителя напряженияподключен к положительной шине источника питания и через фиксирующий диод - к выходу входного согласующего элемента.