Устройство для определения позиционных характеристик непозиционного кода

НИЕ ИЗОБРЕТЕНИ ВУ вной ельство СССР5/00, 1983. ство СССР7/18, 1984,(54) УСТРОЙ ЗИЦИОННЫХ НОГО КОДА (57) Устрой позиционных онного кода числительно использован тв о; для характери делени к непоз к области выможет бытьх обработки н тноситсятехникив систем ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ АВТОРСКОМУ СВИДЕТ(56) Авторское свидетУ 1125619, кл. С Об РАвторское свидетельВ 1197090, кл. Н 03 М ТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПОХАРАКТЕРИСТИК НЕПОЗИЦИОН,8012 948 А 1 передачи информации, использующихмодулярные коды. Целью изобретенияявляется расширение области применения за счет воэможности вычисленияядра числа. Поставленная цель достигается тем, что устройство, содержащее двоичный сумматор, сумматор помодулю, два блока хранения констант,коммутатор, блок синхронизации исдвиговый регистр, содержит блок умножения на константу и суммирования,а также за счет соответствующих связей между имеющимися и введеннымиблоками, Техническое преимуществозаявляемого изобретения заключается в обеспечении возможности определения наряду с рангом числа ещеодной позиционной характеристики -ядра числа. 1 э.п. ф-лы, 4 ил. 4 таблВл ". РлКглЪ 35 получим, что Изобретение относится к вычислительной технике и может быть использовано в системах обработки и передачи информации, использующим модулярные коды.Цель изобретения - расширение области применения за счет возможностивычисления ядра числа.На фиг, 1 изображена структурнаясхема устройства для определения позиционной характеристики непозиционного кода, на фиг. 2 - схема блокасинхронизации, на фиг. 3 - схема блока умноженчя на константу и суммирования, на фиг. 4 - временная диаграмма формирования сигналов блоком синхронизации,Устройство для определения пози -ционных характеристик непозиционного кода (фиг, 1) содержит сдвиговыйрегистр 1, блоки 2 и 3 хранения констант, коммутатор 4, двоичный сумматор 5, сумматор 6 по модулю, блок 7,умножения на константу и суммирова-,ния, блок 8 синхронизации, информационный вход 9 устройства, выходы 10и 11, ранга и ядра устройства, тактовый вход 12 устройства, входы 13 и 14пуска и сброса устройства, выходы 1519 блока 8 синхронизации. Блок 8 синхронизации (фиг. 2) содержит триггеры 20 - 22, распределитель 23 импульсов, счетчик 24 по модулю, дешифратор25, элементы И 26-28, элементы 29-3 1задержки.Блок 7 умножения на константу исуммирования (фиг. 3) содержит умножители 32-34 на константу по модулюи сумматор 35 по модулю. В работе устройства для определения позиционных характеристик непозиционного кода используется следующее.Любое натуральное число И представимо в системе основанийостатками М К,,М Оно может быть переведено в позици- онную систему счисления согласно следующему выражениюНсВ г Р (1) где г, - ранг числа,йРл = П ; - диапазон представле ния чисел,П 1; РВ = --- базисные числа од)У нозначно соответствующиесистеме оснований;ш - решение сравнения1 Расширим систему оснований, добавив избыточное основание, , тогдалф 1 ф Приняв с = ь = =6 =О ис 1 30 К=Кв + +К о(шод Кл), (6) где,в ,С + ВК(тпой р) (7)где 40 -Кб- ( - (-( аР )ФЪ+ фВ=(Р. (-,( ода). Таким образом, подставив (7) в (3), 45 получим ранг числа 2 также вычислимядро числа К.Для уменьшения аппаратурных заткрат выбираем о , = 2 , где К - такое, что Р р,) (3,.Это обеспечивает вычисление 2 цс помощью двоичного сумматора.Блоки 2 и 3 хранения констант могут быть выполнены на ППЗУ или коммутаторах с жестко расположенными на 55 входах кодами констант, В блоках хра:нения констант записаны коды совокупности констант/;О,/ , " /Кв;фНвсоответственно адресами, к которымявляются коды остатков К;, и код но=5, Рз =7 блок 2 хранения константимеет кодировку, представленную втабл. 1,0 1 2 3 4 5 6 5Таблица 1 0 10 50 3 6 9 120 2 4 6 8 10 12 0 1 2 3 4 5 6 0 6 120 16 10 7 40 7 14 5 12 3 10 Таблица 3 О 1 2 3 4 5 6 7 8 9 10 11 12 13 14 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 1 2 3 4 5 8 9 10 11 12 6 17 17 18 19 7 8 9 10 1 1 12 13 14 15 014 15 0 2 2 3 4 5 6 7 10 11 12 13 14 2 13 15 0 1 2 3 9. 10 0 1 3 4 510 1 1 12 7 8 9 1 О 11 114 15 0 1 2 14 а блиц Содержимоесчетчика ых 3 Первыи выход дешифратора через емент 29 задержки подключен к ну Примечание,Означает, что содержимое ячейки может быть произвольным. В блоке 8 распределитель 23 импульсов выполнен любым известным способом и на два выхода, Счетчик 24 по модулю 2 +2 считает тактовые импульсы и формирует код номера остатка, причем "0" соответствует о 1 - К и так далее. Поскольку частота тактовых импульсов в 2 раза больше частоты выдачи кодов номера остатка, то к первому входу блоков 3 и 2 хранения констант подключены все выходные шины счетчика, за исключением шины младшего разряда. Дешифратор 25 является неполным и синтезируется с помощью следующей табл. 4 истинности. Блок 3 хранения констант имеет кодировку, представленную в табл. 2. Таблица 2Двоичный сумматор 5 и сумматор 6по модулю Кп выполнены накапливаю шими с возможностью обнуления.Блок 7 преобразует коды остатка о и ядра КН в код величины1, В, /р , согласно (7) и может быть вййолнен в частном случае 20 на ППЗУ, имеющем следующую кодировкудля случая представленного в табл. 3.левому входу триггера 21, второй выход - через элемент 30 задержки подключен к нулевому входу триггера 22,и третий - нулевому входу триггера 20,Устройство для определения позиционных характеристик непозиционного кода работает следующим образом.Б исходном состоянии импульс повходу 14 сброса запишет коды остатков М, - 1 в сдвиговый регистр 1,обнулит сумматоры 5,и 6, счетчик 24,установит в исходное состояние распределитель импульсов 23 и триггеры21 и 22. Первый вход коммутатора 4,скоммут 1 ро 1 зан на его выход за счетподачи поенц 1 гала логической "1" свыхода триг ера 22 ца управляющийвход, В разул. тате чего на первьевходы блоков 2 и 3 хранечия константс вьхода сет 1 ка 24 ПОС 1 у 11 а"т коднуля, а с выхода сдвигового регистра 1 - код младшего остатка М,Через время, равное длительностипереходных процессов, на выходах блоков 2 и 3 хранения констант появляются коды велчины / Л, а 1исоответственно, поступаюЪ 11 Ц,;)щие на входы с ум атор ов 5 и 6 ,0 приходом импульса "Пуск " псвходу 1 3 пуска устройства н а выходетриг гер а 2 0 пс явится потенциал логической едниль, который разрешит прохождение тактовых, импульсов (ТИ) совхода 12 через элемент И 26. С приходом первого ТИ распределитель 23импульсов генерирует первый ТИ первой фазы, который появится на второмвыходе 16 и пятом вьходе 19 блока 8фю ни защелкнет коды величины в сумматорах 5 и 6 соответственно 0 приходом ледующего ТИ распредепитель 23 им.1 ульсов генерирует ТИ второй фазы, который появится на первом выходе .17 блока 8 и сдвинет содержимое регистра 1 те ца егопоявится код о татка,1 изменит Величи 1 у кода номера остат - ка л.на Кстарших выходных шинах счетчика 24 будет код единицы, где 1( - гасло раэр,"дов счетчика. Таким образом, через время окончания пе - реходных процессов на выходе блоков 3 и 2 хранен 1 гя констант появятся коды Велчин//Зьг к ф 1 ссот/ -1+111,+ "ьр "212 вветствецно, Втсрой ТИ первой фазы увеличит содержимое д-.;окч 1.ого сум 10 15 маторов 5 и 6 на укаэанные величиЬН 1 КОДОВДалее процесс работы аналогичен описанному.(п) -й ТИ сдвинет содержимое регистра 1, в результате чего на его выходе появится код старшего остатКа 1, а таКжЕ ИЗМЕНИтз СОСТОЯ- ние счетчика 24, на его старших выходных шинах будет код номера старшего основания - и. На первом выходе дешифратора 25 появится положительный импульс, который через эле мент 29 задержки сбросит триггер 21 в нулевое состояние, в результате чего запрещен сдвиг содержимого регистра 1. Задержка необходима для устранения возможности обрезания последнего тактового импульса, сдви гающего содержимое регистра 1, Сприходом следу 1 оптего ТИ распределитель 23 импульсов генерирует ТИ второй фазы, который изменит содержимое сумматоров 5 и 6 на величины/011 п/рпи /Й 11 М 1,/11 соответственно. На выходе сумматора 6, т,е,на выходе 11 устройства, будет сформирован код ядра числа. Кроме того, ЗОкод числа 2 -1 с выхода счетчика 24вызывает появлецие ца втором выходедешифратора 25 импульса, который через элемент 30 задержки установиттриггер 22 в нулевое состояние, врезультате чего запрещено прохожде -цие ТИ первой фазы, изменяющих содержимое сумматора 6, Задержка необходима для устранения воэможности обрезания последнего ТИ первой фазы,изменяющего содержимое сумматоровНулевой потенциал с выхода триггера 22 подключен второй вход коммутатора 4 на его выход, Посколькус момента установки триггеров 21 45и 2 в нулевое состояние це проиэокдет изменения кодов 1;., н Б. ца выхоИдах сдвиговоу о Оегис тра 1 ьУм;.,1 а -тора 6, то на выходе блока 7. черезвремя окончания переходных процес сов, появится код величины/Л,1 1/П 1который через коммутатор 4 поступает на вход двоичного сум 1 атсра 5,Последний 2+ 1-й ТИ вызывает появление на первом выходе распредели теля 23 импульсов ТИ первой фазы,которьгй защелкнет указанный код вдвоичном сумматоре 5, на его выходеустановится код ранга числа, Кроме12839того, последний ТИ вызывает появление на третьем выходе дешифратора 25 импульса, который .установит триггер 20 в нулевое состояние, и закроет элемент И 2 б, прекратив прохождение ТИ. На этом работа устройства заканчивается.Формула изобретения1, Устройство для определения позиционных характеристик непозиционного кода, содержащее двоичный сумматор, сумматор по модулю, два блока хранения констант, коммутатор, блок синхронизации и сдвиговый регистр, причем информационный вход устройства соединен с информационным входом сдвигового регистра, вход размещения приема которого соединен Л 1 с входами обнуления двоичного сумматора и сумматора по модулю и с входом сброса устройства, тактовый вход, входы пуска и сброса которого соединены соответственно с входами блока25 синхронизации, первый выход которого соединен с старшими разрядами адресного входа первого и второго блоков хранения констант, младшие разряды адресного входа которых соединены с выходом сдвигового регистра, выход первого блока хранения констант соединен с первым информационным входом коммутатора, выход которого соединен с информационным входом двоичного 35 сумматора, выход которого является выходом ранга устройства, второй, третий, четвертыйи пятый выходы блока синхронизации соединены соответст 488венно с тактовыми входами двоичного сумматора и сдвигового регистра, уп" равляющим входом коммутатора и с тактовым входом сумматора по модулю, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет возможности вычисления ядра числа, оно содержит блок умножения на константу и суммирования, причем выход второго блока хранения констант соединен с информационным входом сумматора по модулю, выход которого является выходом ядра устройства, выходы сдвигового регистра и сумматора о модулю соединены соответственно с первым вторым вхо" дами блока умножения на константу и суммирования, выход которого соединен с вторым информационным входом коммутатора.2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок ум" ножения на константу и суммирования, содержит три умножителя на константу по модулю и сумматор по модулю, причем первый и второй входы и выход блока умножения на константу и суммирования соединены соответственно с входами первого и второго умножителей на константу по модулю н с выходом третьего умножителя на константу по модулю, выходы первого и второго умножителей на константу по модулю соединены соответственно с входами первого и второго слагаемого сумматора по модулю, выход которого соединен с входом третьего умиожителя на константу по модулю.,г Юслоиодк Ти тиз ра НИИПИ аказ 7458/57