Устройство для определения ранга числа
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1197090
Авторы: Евстигнеев, Хлевной
Текст
СОЮЗ СОЕЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 0 А уяЯм х АН ЗОБРЕТЕ 1." - 1 Йщ рдб 7.а4 К ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРУ 1125619, кл, Н 03 М 7/00, 1983,(54 )(57) 1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ РАНГА ЧИСЛА по авт, св, У 1125619,о т л и ч а ю щ е е с я . тем, чтос целью расширения функциональныхвозможностей путем обнаружения ошибок, оно содержит блоки умноженияна константу с (пФ 1)-го по (2 п+1)-й,третью и четвертую группы элементовИЛИ, второй сумматор по модулю,счетчик, схему сравнения и блокпреобразования непозиционного кодав позиционный, причем входы остатковпо избыточным основаниям устройствасоединены с соответствующими входамиблока преобразования непозиционногокода в позиционный, входы остатковустройства соединены соответственно с входами блоков умножения наконстанту с (и+1)-го по 2 п-й, выходы нечетных и четных блоков умножения на константу с (и+1)-го по 2 п-йсоединены соответственно с входамиэлементов ИЛИ третьей и четвертойгрупп, выходы которых соединенысоответственно с первым и вторымвходами второго сумматора по модулю,выходы суммы и переноса которого со" 14 Н 03 М 7/00 0 06 Р 11/О единены соответственно с выходом числа в позиционном представлении устройства и счетным входом счетчика, выход которого является выходом ранга числа и соединен с первым вхо" дом схемы сравнения, выход и второй вход которой соединены соответствен" но с выходом ошибки устройства и с выходом первого . сумматора по модулю, выход блока греобразования не- позиционного кода в позиционный соединен с входом (2 п+1)-го блока умножения на константу, выход которого соединен с входами элементов ИЛИ второй группы, тактовые входы блоков умножения на константу с (и+1)-го по (2 п+1)-й соединены с тактовым входом устройства.2. Устройство по п, 1, о т л ич а ю щ е е с я тем, что схема сравнения содержит 1 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ (1 с 3 1 одг , где гш - максимальное значение истинно го ранга) и элемент ИЛИ, причем первые входы элементов ИСКЛЮЧАМЦ 1 ЕЕ ИЛИ соединены с первым входом схемы сравнения, М младших разрядов второго входа которой соединены с вторыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которых и оставшиеся разряды второго входа схемы сравнения соединены соответственно с входами элемента ИЛИ, выход которого является выходом. схемы сравнения.разонания непозиционного кода в двоичный код.После этого на выходной шине сумматора 5 по модулю формируется значение г(А 1 р ) на выходах счетчиика 8 значение гр (1 А 1 Р), на выхоРрдах сумматора 6 по модулю значение числа А, Если искажения числа А не произошло, то может быть использовано любое из вычисленных значений,При г(1 А 1 Р )712 ф 1 ф хотя быи она одном выходе сумматора 5, соотЗЕ , С . ЗЕ.,Р,С- ветствующем 2 , ,2разрядам, присутствует сигнал логической единицы, следовательно, единица в этих разрядах однозначно говорит о возникновении ошибки, Поэтому эти разряды непосредственно подвключены к входам элемента ИЛИ 18 схе.мы 9 сравнения,Значения всех оставшихся младшихразрядов сумматора 5 сравниваются наэлементах ИСКЛЮЧАЮЩЕЕ ИЛИ 17 со значениями соответствующнх разрядовсчетчика 8. Несовпадения их также од"нозначно свидетельствует о возникновении ошибки, сигнал с которой фор 1 О мируется на выходе элемента ИЛИ 18(выход 13).После этого процесс вычисленияранга числа и проверка "правильноли А" заканчивается,15Предлагаемое устройство позволяеттакже получить позиционный кодчисла (выход 14), представленного вСОК./59 Тираж 871 ПВНИИПИ Государственного комитета Сао делам изобретений и открытий 113035, Москва, Ж, Раушская наб. Заказ 76 одписно
СмотретьЗаявка
3773688, 20.07.1984
СТАВРОПОЛЬСКОЕ ВЫСШЕЕ ВОЕННОЕ ИНЖЕНЕРНОЕ УЧИЛИЩЕ СВЯЗИ ИМ. 60-ЛЕТИЯ ВЕЛИКОГО ОКТЯБРЯ, МОСКОВСКИЙ ИНСТИТУТ ИНЖЕНЕРОВ ГРАЖДАНСКОЙ АВИАЦИИ
ЕВСТИГНЕЕВ ВЛАДИМИР ГАВРИЛОВИЧ, ХЛЕВНОЙ СЕРГЕЙ НИКОЛАЕВИЧ
МПК / Метки
МПК: G06F 11/08, H03M 7/00
Опубликовано: 07.12.1985
Код ссылки
<a href="https://patents.su/4-1197090-ustrojjstvo-dlya-opredeleniya-ranga-chisla.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для определения ранга числа</a>
Сумматор-вычитатель по модулю
Номер патента: 1075259
Опубликовано: 23.02.1984
Автор: Кабанов
МПК: G06F 7/49
Метки: модулю, сумматор-вычитатель
...группу элементовИ, элемент ИЛИ и шифратор, причемуправляющие входы блока соединенысоответственно с первым входом элемента ИЛИ и первыми входами элементов И группы, вторые входы которыхсоединены соответственно с информационными входами с (ш+1)-го блокаи выходами шифратора, входы которого соединены соответственно с информационными входами с первого пош-й блоки, выходы элементов И группысоединены соответственно с входамиэлемента ИЛИ, начиная со второго,выход элемента ИЛИ является выходом блока,На. Фиг, 1 представлена схемасумматора-вычитателя по модулю; на.фиг. 2 - схема блока позиционногопризнака для случая ш=4 и оснований5, 7, 9, 11, 13 и 1 б.Сумматор-вычитатель по модулюсодержит блок 1 инвертирования кода,дешифратор 2, сумматор 3,...
Устройство для сравнения числа единиц в двоичных кодах
Номер патента: 1121669
Опубликовано: 30.10.1984
МПК: G06F 7/02
Метки: двоичных, единиц, кодах, сравнения, числа
...осуществлять сравнение количества единиц в двоичных кодах, . что существенно снижает область его применения в системах контроля. Цель изобретения - расширение об ласти применения,Поставленная цель достигается тем, что в устройство для сравнениячисла единиц в двоичных. кодах, содержащее группу из О триггеров, первую и вторую группы элементов И по рэлементов И в каждой группе, причем вход-го разряда первого сравниваемого числа соединен с первым входом установки в единичное состояние 1 -го триггера группы ( =1,2й, О - число разрядов сравниваемых чисел) вход начальной установки устройства соединен с первыми входами установки в ноль триггеров группы, тактовый вход устройства подключен к первым входам элементов И первой группы,...
Устройство для вычисления вычетов числа по двум произвольным модулям
Номер патента: 1185339
Опубликовано: 15.10.1985
Авторы: Глушков, Ключко, Краснобаев, Сахно, Швецов
МПК: G06F 11/08
Метки: вычетов, вычисления, двум, модулям, произвольным, числа
...блока суммирования по модулюявляется информационным входом устройства, выход первого элемента И соединен с первым управляющим входом третьего блока суммирования, второй управляюший вход которого является входом записи числа устройства.1 11853Изобретение относится к вычислительной технике и может быть использовано для сопряжения с устройствами,функционирующими в системе остаточных классов, в схемах контроля помодулю.Цель изобретения - расширение области примененйя устройства,На чертеже изображено устройстводля вычисления вычетов по двум произвольным модулям.Устройство содержит третий блок 1суммирования по модулю, включающийкомбинационный вычитатель 2 и регистр 3, блок 4 умножения, первый и . 15второй элементы И 5 и б, триггер 7,третий,...
Накапливающий сумматор
Номер патента: 1597880
Опубликовано: 07.10.1990
МПК: G06F 7/50
Метки: накапливающий, сумматор
...По следующему тактовому импульсу на выходах регистра 2старшего разряда формируется удвоенное значение входного кода. Этотпроцесс увеличения суммы продолжается с приходом каждого очередноготактового импульса на вход записинакапливающего сумматора. Аналогичное суммирование входного кода происходит. и,в младших разрядах накапливающего сумматора, однако код суммы в них изменяется с более низкой,частотой, поскольку входы разрешениязаписи регистров 2 подключены к разрядным выходам делителя 3 частоты,Тем не менее это не приводит к искажению текущего кода числа в старшем.разряде (и, соответственно, среднейчастоты выходных сигналов накапливающего сумматора), если сохраняется кратность значения коэффициента де" ления и модуля той части...
Сумматор-умножитель по модулю три
Номер патента: 1667054
Опубликовано: 30.07.1991
Автор: Орлов
Метки: модулю, сумматор-умножитель, три
...элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 18(19) формируется значение старшего (младшего) разряда суммыпо модулю три входных операндов.Одновремен ное наличие сигналов уровня "1" на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4 (7) и И 14 формирует значащийстарший (младший) разряд модульного и роизведения на выходе элемента И 20 (21). Витоге на выходах элементов ИЛИ 22, 23 формируется результат заданной модульнойоперации,Формула изобретенияСумматор - умножитель по модулю три,содержащий первый и второй элементы ИС 5 10 15 20 25 30 35 40 45 50 55 КЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы ИЛИ и семь элементов И, причем входы старших разрядов первого и второго операндов сумматора - умножителя соединены с соответствующими входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,...
Предыдущий патент: Преобразователь частоты в код
Следующий патент: Устройство декодирования импульсной последовательности
Случайный патент: Устройство для управления преобразователем постоянного напряжения в квазисинусоидальное трехфазное