Многоканальный цифровой коррелятор

)4 0 06 Р 15/36 ЕННЫЙ НОМИТЕТ ССС ЭОБРЕТЕНИЙ И ОТКРЫ ГОСУДАРСПО ДЕЛ СВИДЕТЕЛЬС ВТОРСН 24-24 8588. Бюл. В ут киберн ушкова оюн и А.Н. (088.8) ики ловин ьство СССР5/336, 1985тво СССР5/336, 1985 кое свидетекл. С 06 Ге свидетелькл. С 06 Р РОВОЙ КОРРЕЛЯтся к вычислио, 1 и Ьапй ИСАНИЕ ИЗОБР,801397938 тельной технике. Целью изобретенияявляется расширение частотного диапазона исследуемых сигналов, Коррелятор содержит блок 1 синхронизации,узлы формирования кода приращений 21и 2 , шифраторы 3, 3 , группу регист ров 4, - 4, группу триггеров 5,-5сумматоры 61, бт, регистр 7, блоки8-8сдвига кодов, группу коммут- торов 9,-9 , накапливающие сумматоры10 с 10. В корреляторе применены узлы формирования кода приращений с показательной системой кодирования приращений, при этом ординаты корреляционной функции вычисляются параллельИзобретение относится к вычислительной технике, предназначено дляоперативного определения корреляционных функций случайных процессов в реальном времени и может быть использо 5вано в автоматике, биологии, медицине и других областях науки и техники.Цель изобретения " расширение частотного диапазона исследуемого сигна- О1ла.На чертеже приведена структурнаясхема коррелятора.Коррелятор содержит блок 1синхронизации, узлы 2, и 2 г формирования кода приращений, шифраторы 3и Зг, группу регистров 4,-4, группутриггеров 5, -5 , сумматоры 6 1 и 6,регистр 7, блоки 8 -8 , сдвига кодов, группу коммутаторов 9,-9, накал ливающие сумматоры 10 -1 О, информационные входы 11 и 12, вход 13 запуска, выход 14, выход 15 сигнализацииокончания вычислений.Коррелятор работает следующим образом.По сигналу, поступающему на вход3 запуска устройства, осуществляетсязапуск блока 1 синхронизации, установка в исходное состояние первого 2, и 30второго 2 г узлов, регистров 4-4,регистра 7, накапливающих сумматоров10 ри триггеров 5,-5 ,С выхода узлов 2, и 2 г снимаетсятекущее значение сигналов х(С) иу(С) в дополнительном коде.Если значение приращения Ьу. по 1ложительное, т.е, на знаковом выходеприращений узла 2 "0", то код с выхода узла 2 поступающий через блок 408 , сдвига кода на второй вход первого сумматора 6, со сдвигом на р г;. суммируется со значением, поступающим с выхода регистра 7 и равнымпроизведению предыдущих отсчетов сигналов х(С ) и у(С ). Значение р г, определяется величиной приращения входного сигнала на выходе кода приращений второго узла 2 Ь - м такте рабо 50ты устройства и численно равно номеру разряда, содержащего "1" в кодеприращений сигнала у(С). Если жеприращение йу, отрицательное, т.е.на выходе знака кода приращений узла552 г "1", то код с выхода узла 2 поступающий на второй вход первого сумматора 6, со сдвигом на р г, раэрядон н сторону младших разрядон, нычитается из значения, поступающегос ныхода регистра 7, Управление режимами "Суммирование" н "Вычитаниена первом сумматоре-вычитателе 6осуществляется сигналом с ныхода знака кода приращений второго узла 2 гНа втором сумматоре 6 г выполняются сложение (если сигнал на ныходезнака кода приращений первого узла2, равен "0") результата с выходапервого сумматора 6, и кода у текущего значения сигнала у(С), сдвинутого на р разрядов н сторону младших разрядов, или вычитание (еслисигнал на выходе знака кода приращений первого узла 2, равен "1")кода у,текущего значения сигнала у(С), сдвинутого на р разрядов в сторонумладших разрядов иэ результата с выхода первого сумматора 6. Значение р,. определяется величиной прип1,ращения входного сигнала на выходекода приращений первого узла 2, вх-м такте работы устройства и численно равно номеру разряда, содержащего"1" н коде приращения сигнала х(С).Результат с выхода второго сумматора бг поступает в регистр 7 и далеен накапливающий сумматор 10 о, гдепо достижению заданного ч сла отсчетов получается значение ху .:1В течение Б тактов работы устройстна на первом 61 и втором 6 г сумматорах и регистре 7 осуществляетсявычисление произведения отсчетовсигналов х(С) и у(С ) и их накоплениена накапливающем сумматоре 1 Ор. В результате этого н И - м такте н накапливающем сумматоре 1 Ор образуетсясумма, равная , ху. В течениев 1этого времени зйачение единичногосигнала с инверсных выходов триггеров 5,-5, поступающее на второй управляющий вход коммутаторов 9,-9,разрешает коммутацию выходов регистров 4,-4с входами накапливающихсумматоров 101-10. К этому нременина накапливающем сумматоре 1 Обу 4-1дет накоплена суммаЬх 1 у 1, на9+1 Р фнакапливающем сумматоре 10 гн-гь х 1,г у на сумматоре 10й У: Ьх р,зу и т.д,=1В (+1)-м такте работы появляетсясигнал на первом выходе блокасин1397 хронизации, который в (И+2)-м такте, пройдя через триггер 5 коммутирует выход накапливающего сумматора 10о с входом накапливающего сумматора 10, и запирает вход накапливающего сум -5 матора 10 р. В этом же такте в накапливающем сумматоре 10, образуется суммаи и н1 ОЕхру,+с хе+,уЕ =. уеД е: " г:В (5+31-м такте единичный сигнал с прямого выхода триггера 5 поступает на первый управляющий вход коммутатора 9 и данные иэ накапливающего сумматора 0 поступают в накапливающий сумматор 0, образуя сумму и:Сх у ,и т.д.ь +В этом же такте происходит эапира ние входа накапливающего сумматора 1 О и т.д.В (Я+1+и)-м тактие в сумматоре 10образуется сумма с . х у , происфьходит запирание входа накапливающего сумматора 10 , и на выход 15 поступает сигнал, свидетельствующий об окончании вычисления ординат корреляционной функции Н(К) при всех КО,п. Данные с выхода 4 необходимо снимать со сдвигом на (1 о И) разря 1 дов в сторону мпадших разрядов. 938 4сумматора, вход разрешения работынакапливающего сумматора соединен спервым выходом блока синхронизации,второй выход которого соединен с тактовыми входами узлов формирования кодов приращений и входом разрешенияработы второго узла формирования кода приращений, третий выход блокасинхронизации соединен с вхбдами разрешения работы первого узла формирования кода приращений, входы начальной установки триггера и накапливающих сумматоров всех каналов соединены с одноименными входами регистровгруппы и подключены к входу запускакоррелятора, первый выход блока синхронизации соединен со счетным входом триггера первого канала, счетный вход триггера каждого последующегоканала соединен с прямым выходом триггера и с первым управляющим входом коммутатора предыдущего ванала, тактовые входы триггера и накапливающих сумматоров всех каналов соединены с одноименными входами регистров группы, реГистра и накапливающего сумматора и подключены к второму выходу блока синхронизации, инверсный выход триггера каждого канала соединен с вторым управляющим входом коммутатора своего канала, выход каждого регистра группы соединен с информационным входом последующего регистра группы, информационный вход первого регистра группы соединен с выходом дополнительного кода второго узла формирования кода приращений, выход знака кода приращения которого соедннен с входом разрешенияработы первогосумматора, выход знака кода приращения первого узла формирования кода приращений соединен с входом разрешения работы второго сумматора и входом задания режима работы накапливающего сумматора каждого канала, выход ком-, мутатора каждого канала соединен с информационным входом накапливающего сумматора своего канала, выход накапливающего сумматора каждого канала соединен с первым информационным входом коммутатора последующего канала, выходы накапливающих сумматоров всех каналов и выход накапливающего сумматора являются выходами значений соответствующих ординат корреляционной функции коррелятора, ою- ход накапливающего сумматора соединен с первым информационным входом Формула изобретения 35 Многоканальный цифровой коррелятор, содержащий два узла формирования кода приращений, два сумматора, накапливающий сумматор, блок синхрониэа ции, регистр, группу регистров и И каналов, каждый иэ которых содержит триггер, коммутатор и накапливающий сумматор, причем информационные входы первого и второго узлов формирова ния кода приращений являются первым и вторым информационными входами коррелятора соответСтвенно, вход запуска блока синхронизации соединен с входами начальной установки узлов фор мирования кода приращений и является входом запуска коррелятора, выход первого сумматора соединен с первым информационным входом второго сумматора, выход которого соединен с информационным входом регистра, выход которого Соединен с информационным входом накапливающего сумматора и первым информационным входом первогоСоставитель В. ОрловТехред Л,Сердюкова Редактор Е. Папп Корректор О. Кравцова Заказ 2601/49 Тираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, ЖРаушская наб., д, 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 5 13979 коммутатора первого канала, прямой выход триггера последнего канала является выходом сигнализации окончания вычислений коррелятора вход заЭ5 дания режима работы накапливающего сумматора соединен с шиной нулевого потенциала, о т л и ч а ю щ и й с я тем, что, с целЬю расширения частотного диапазона, в коррелятор введены два блока сдвига Йодов, группа блоков сдвига кодов, первый и второй шифраторы, входы первого и второго шифраторов соединены свыходами кода приращений соответствующих узлов 15 формирования кода приращений, выход дополнительного кода первого узла формирования кода приращений соединен с информационным входом первого блока сдвига кодов, управляющий вход кото 38 6рого соединен с выходом второго шифратора, выход дополнительного кода второго узла формирования кода приращений соединен с информационным входомвторого блока сдвига кодов, управляющий вход которого соединен с управляющими входами блоков сдвига кодовгруппы и подключен к выходу первогошифратора, выходы регистров группысоединены с информационными входамиблоков сдвига кодов группы, выходыпервого и второго блоков сдвигов кода соединены соответственно с вторыми входами первого и второго сумматоров, выходы блоков сдвига кодовгруппы соединены с вторыми информационными входами соответствующих коммутаторов группы.