Преобразователь модулярного кода в позиционный код

(й/ш, /Д,. + - -,-) /Р; ) /Р; ; константы для вычисления поправки 4 Оа 1 Р/ш . + -- )/Р /Р.М 1 Ц константы ранга константы перевода 1-п,где- остатки исходного1Р, - основания системыные); числа;(Р . нечетИзобретение относится к вычисли"тельной технике и предназначено дляпреобразования кодов.Целью изобретения является сокра 5щение аппаратурных затрат,На чертеже представлена схема преобразователя модулярного кода в позиционный код,Преобразователь содержит информацонный вход 1 преобразователя, блок2 хранения констант перевода, блок 3хранения констант поправки, блок 4хранения констант для вычисления ранга, накапливающий сумматор 5 перевод, накапливающий сумматор 6 поправки, накапливающий сумматор 7 ранга,блок 8 хранения констант ранга, схем 9 сравнения с константой, первыйи второй блоки 10 и.11 элементов ИЛИ, 2 Обиток 12 элементов И, с первого по чет-вертый тактовые входы 13-16 преобраэОвателя, информационный выход 17 преобразователя, выход 18 правильностиперевода преобразователя, вход 19 начальной установки преобразователя:Преобразователь реализует последовательный принцип работы.Цикл преобразования занимает(6+2) тактов, где п - число инфор Омационных оснований в реализуемой моЦели модулярной арифметики, для которой константы следует вычислитьг 1 о формулам:константы для вычисления ранга 35 и - число оснований;Р - диапазон системы;масштабный коэффициент;М - общий знаменатель дроби,прецставляющий числа (дляцелых чисел М = 1);ч 1 - ранг числа;Х 1- целая часть;1 Х 1 - дробная часть;-8,6 - точностные параметры.Предполагается, что сумматоры и константы должны использовать систему счисления, в которую осуществляется перевод.Преобразователь работает следующим образом.В начале цикла по сигналу с входа 19 происходит обнуление сумматоров В каждом из и тактов на информационный вхоц 1 устройства поступает очередной остаток с соответствующим номером основания. Этот код образует адрес (31 оц.п,Е + 1бит) для блоков 2-4 хргнения констант перевода, констант поправки, констант для вычисления ранга (1 - максимальномаксвозможный размер остатка числа для всех оснований). В момент времени1 по сигналу с входа 13 константа перевоца из блока 2 разрядности в через блок 1 С элементов ИЛИ считывается внакапливающий сумматор 5 перевода, константа поправки из блока 3 разрядности й =1 ояр + 1через блок 11 элементов ИЛИ считывается в накапливающий сумматор 6 поправки, константа для вычисления ранга из блока 4 разрядности с 1 = 2 11 о 8 п 1 считывается в накапливающий сумматор 7 ранга, Разрядность сумматоров должна быть достаточной для получения соответствующего результата. Для сумматора 5 она определяется количеством цифр в представлении числа с учетом знака, для сумматора 6 - не менее 2 й бит, для сумматора 7 - не менее 3/2 Й бит, В момент временипосле установления переходных процессов по сигналу с входа 14 в сумматорах фиксируется полученная сумма, Через п тактов в сумматорах перевода 5 и поправки б накоплены суммы соответствующих констант по всем основаниям,а в сумматоре 7 получено, значениеранга. Значение ранга, образуемоестаршими й/2 разрядами сумматора 7, .39 5 15876 является адресом блока 8 хранения констант ранга, следующие Й/2 разрядов сумматора 7 используются в схеме 9 сравнения с константой, которая может быть реализована посредством элемента И-НЕ, младшие Й/2 разрядов игнорируются, В и+1 такте в момент времени , по сигналу с входа 15 из блока 8 хранения констант ранга конс О такта разрядности ш через блок 10 элементов ИЛИ считывается в сумматоре 5 и константа разрядности й через блок 11 элементов ИЛИ считывается в сумматоре 6 поправки, а сигнал15 со схемы 9 сравнения с константой выдается на выход 18 устройства.В момент времени С после установления переходных процессов по сигналу с входа 14 в сумматорах 5 и 6 фик-сируется новая сумма. При этом в сумматоре 6 получено значение попраьки (старшие д разрядов),В и+2 такте в момент времени на вход блока 2 элементов И поступает сигнал с входа 16 и разрешает прохождение поправки через блок 1 О элементов ИЛИ в сумматор 5 для коррекции накопленной суммы, младшие чй выходов сумматора 6 игнорируются. ЗО По окончании переходных процессов ь момент временипо сигналу с входа 14 в сумматоре 5 фиксируется оконча" тельный результат преобразования который снимается с выхода 17.35 Формула из обретенияПреобразователь модулярного кода .в позиционный код, содеРжащий блок хранения констант перевода, блок хранения констант поправки, накапливающий сумматор перевода, накапливающий сумматор поправки и блок элементов И, причем информационный вход преобразователя соединен с адресным входом блока хранения констант поправки, вход разрешения чтения которого соединен с первым тактовым входом преобразователя вход начальной ус.тановки которого соединен с входами 50 сброса накапливающего сумматора перевода и накапливающего сумматорапоправки, выход которого соединен с первым входом блока элементов И, второй тактовый вход преобразователя соединен 55 с тактовым входом накапливающего сумматора перевода, выход которогоявляется информационным выходом преобразователя, о т л и ч а ю щ и й с ятем, что, с целью сокращения аппаратурных затрат, он содержит блок хранения констант для вычисления ранга,накапливающий сумматор ранга, блокхранения констант ранга, схему сравнения с константой, первый и второйблоки элементов ИЛИ, причем информационный вход греобразователя соединенс адресными входами блока храненияконстант поправки и блока храненияконстант для вычисления ранга, выход которого соединен с информацион-.ным входом накапливающего сумматораранга, выходы групп разрядов которогосоединены соответственно с адреснымвходом блока хранения констант рангаи с информационным входом схемы сравнения с константой, выход которой является выходом правильности перевода преобразователя, выход блока хранения констант перевода соединен спервым входом первого блока элементов ИЛИ, выход которого соединен синформационным входом накапливающегосумматора перевода, выход блока хранения констант поправки соединен спервым входом второго блока элементов ИЛИ, выход которого соединен с информапионным входом накапливающегосумматора поправки, выход блока хранения констант ранга соединен с вторыми входами первого и второго блоковэлементов ИЛИ, выход блока элементов И соединен с третьим. входом первого блока элементов ИЛИ, первый тактовый вход преобразователя соединенс входами разрешения чтения блокахранения констант поправки и блокахранения констант для вычисленияранга, второй тактовый вход преобразователя соединен с тактовыми входами накапливающего сумматора поправкии накапливающего сумматора ранга,.вход сброса которого соединен с входом начальной установки преобразователя, третий тактовый вход которогосоединен с входом разрешения чтенияблока хранения констант ранга и свходом разрешения схемы сравнейия с константой, четвертый тактовый вход преобразователя соединен с вторым входом блока элементов И.