Устройство для потенцирования

Номер патента: 557361

Авторы: Лозовик, Морозевич, Немытов, Оранский

ZIP архив

Текст

Союз СоветскииСоциалистически нРеспублик О П И С А Н И Е 11 55 тз 61ИЗОБРЕТЕН ИЯ) М. Кл. 606 У 5/02 699/24 Государственный квинтеСовета Министров СССРво делам изооретенийн открытий 23) Приоритет(ФЗ) Опубликоваио 05,05,77,Бюллетень17 (45) Дата опубликования описания 09.07.77 53) УДК 681.3(71) Заявител Минский радиотехнический инст(54) УСТРОИ ДЛЯ ПОТЕНБИРОВАНИЯ авлена бп ирования, Изобретение относится к области вычислительной техники и может быть испопьзовано для вычисления антипогарифмическихзависимостей (проведение операции потен .,цированЫя) в двоичной системе счиспения.Известно устройство дпя потенцирования, содержащее регистр сдвигасчетчик,элемент ИЛИ, три элементе И, два триггера, элемент задержки и генератор тактовьтх импульсов Я,Недостатком устройства является низкая точность вычисления.Наиболее близким техническим решениемк изобретению является устройство дпя.потенцирования, содержащее два регистра,бпок сравнения и триггер 12,Недостатком устройства является низкая точность вычислений с погрешносгьюдо 8,5%, что не всегда приемлемо при решенин ряда задач,Белью изобретения является повышениеточности работы устройства.Эта цель достигается за счет того, чтов предложенное устройство введены дополнительно два сумматора, постоянное запоминающее устройство (ПЗУ), блок деленияи блок управпения, Первый выход первогосумматора соединен с первым информационным входом блока сравнения, второй информационный вход которого соединен с первым информационным входом первого сумматора и с выходом ПЗУ, Второй выход первого сумматора, выход блока сравнения ивыход триггера соедияены с соответствуюшими входами блока управления, Вход второго сумматора соединен с информационнымвходом первого регистра и первым входомблока деления, второй вход которого соединен с выходом второго регистра. Выход р первого регистра соединен с информационнымвходом второго сумматора, Выход блокауправления соединен с управляющими входами первого и второго сумматоров, первого и второго регистров, блока сравнения, 2 О блока деления и ПЗУ. Второй вход первогосумматора и вход триггера соединены свходными шинами, а выход блока деленияс выходной шиной.На чертеже предст ок-схема 25 устройства для потенцУстройство содержит первый сумматор 1ПЗУ 2, блок сравнения 3, второй сумматор 4, первый 5 и второй 6 регистры, блокделения 7,. блок управления 8 и триггер 9.Устройство работает .следукипим образом.В исходей 4 сосгояннн все разряды всехрегистров, сумматоров и триггера находятся в нулевом состоянии, Значение исходного числа А, которое в общем случаепредставляет величину бои. Х и котороенеобходимо преобразовать по антилогарифмической зависимости, заносится в сумматор 1, а его знак - в триггер знака 9, Всумматор 4 вводится величина 1,11-(1+2-у), где р 1, а в регистр 6 заносится единица. Затем из разрядов сумматора 1, отведенных для целой части эначения Л, если значение целой части не равно нулю, вычитается единица на каждомтакте до получения нулевого значения вэтой части сумматора 1, Одновременно сэтой операцией синхронно в регистре 6производится сдвиг единицы влево. Причемпри выполнении этих операций должно выполняться следующее условие при положительном исходном числе в регистре 6 кроме указанных сдвигов производится ещеодин дополнительный в ту же сторону, асодержимое дробной части сумматора 1преобразуется в дополнительный код, приотринаальном заданном числе дополнительный сдвиг в регистре 6 не производится,а содержимое сумматора 1 остается в прямом коде. Во время перечисленных операций смтояние сумматора 4 и триггера 9не изменяется.Затем содержимое сумматора 1 сравнивается со значением константы о(., которая выбирается из ПЗУ с помощью блокауправления 8 и подается на вход блокасравнения Э, Обьем ПЗУ определяется числом к хранящихся в нем констант , где- число разрядов разрядной сетки устройства, предназчаченных для представления дробной части чисел, Если константад. больше значения содержимого сумматоре1, т,е.О, то производится сдвиг единицы дробной части сумматора 4 вправо наодин разряд, а состояние регистров 5 н 6Йе изменяется,Затем сравнивается содержимое сумматора 1 с очередным значением константы с, и еслиО, то как н на предыду-щем шаге единицы сумматора 4 сдвигаетсяна один разряд вправо без изменения состоиия регистров 5 и 6.Операции сравнения содержимого сумматора 1 с очередными значениями 4.1 с соответствующими последующими опефвциямн проводятся до тех пор, пока результат сравнения каждый раз дает нулевое значениеоператора.В том случае, когда результат операцийсравнения равен единице (,"1 ), чтосоответствует тому, что значение о наэтом шаге меньше содержимого сумматора 2.сдвиг на сумматоре 4 не производится; аего значение дополнительно записывается врегистр 5. Затем из содержимого сумматора 1 вычитается значение су по которому в этом шаге проводилось сравнение, путем подачи. с выхода ПЗУ 2 на вход сумматора.Далее полученное значение в сумматоре 1сравнивается с очередным значением константы сС, Если результат сравнения равеннулю, то содержимое всех регистров и сумматоров не изменяется.Если же на каком-то шаге результатсравнения равен единице ( , =1) то изсодержимого сумматора 1 вйчитается сравниваемое значение константы с причемсодержимое сумматора 4 и регистра 6 неменяется, а содержимое регистра 5 сдвигается вправо в сторону младших разрядов, по числу проведенных операций сравнения, которое фиксирует блок 8 управления,Зги процедуры повторяются до тех пор,пока не будет проведено Й сравнений, гдеХ - разрядность дробной части чисел, скоторыми оперирует устройство.Если в сумматоре 1 на каком либо шаге появится значение, равное нулю, то проЗч ведение операций сравнения прекращается.В результате проведенных процедур всумматоре 4 находится делитель, а в регистре 6 - делимое. Делимое и делительподаются на блок 7 деления, с выхода ко 40 торого получаем исходный результат (частное) х, т.е. результат операции .потенцирования,Среднее время вычисления антилогарифма наибольшего исходного числа, котороеа можно записать в сумматор 1, составляетпорядка сотни тактов. В то же время решение аналогичной задачи на универсальнойЦВМ с использованием библиотеки стандартных программ необходимо около 2000 такЬО тов. Таким образом, быстродействие предлагаемого устройства повышено по сравнению с известными,Погрешность с при потенцировании состоит иэ основных погрешностей погрешности вычисления бесконечного произведения Ь и погрешности, связанной с ограничением разрядной сетки регистров при выполнении вычислений6 Ох.

Смотреть

Заявка

2054699, 27.08.1974

МИНСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ

НЕМЫТОВ БОРИС ВАСИЛЬЕВИЧ, ОРАНСКИЙ АНАТОЛИЙ МИТРОФАНОВИЧ, МОРОЗЕВИЧ АНАТОЛИЙ НИКОЛАЕВИЧ, ЛОЗОВИК МИХАИЛ СТЕПАНОВИЧ

МПК / Метки

МПК: G06F 5/02

Метки: потенцирования

Опубликовано: 05.05.1977

Код ссылки

<a href="https://patents.su/3-557361-ustrojjstvo-dlya-potencirovaniya.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для потенцирования</a>

Похожие патенты