Устройство для логарифмирования и потенцирования

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(51)М. КЛ.2 С 06 Г 5/02 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 30,0 1, 80(71) Заявитель Ордена ленина институт проблем управления(54) УСТРОЙСТВО ДЛЯ ЛОГАРИФМИРОВАНИЯ И ПОТЕНЦИРОВАНИЯ 20 25 Изобретение относится к вычислительной технике и предназначено для логариФмирования и потенцирования последовательных двоичных кодов чисел с плавающей запятой. Изобретение может найти применение в ариФметикологических устройствах (АЛУ) последовательного действия с логариФмическим принципом Функционирования, характеризующихся высоким быстродействием (одного порядка с АЛу параллельного действия) - порядка одного такта АЛУ на обработку разрядного вектора параллельно поступающих нескольких пар операндов. 15 Известны устройства для логариФ- мирования и потенцирования последовательных двоичных кодов чисел с Фиксированной запятой (1), Известное устройство содержит распределитель, элементы задержки, элементы ИЛИ и И. Однако устройство характеризуется узкими Функциональными воэможностями так, как оно не может реализовать логариФмирование и потенцирование последовательных двоичных кодов чи- сел с плавающей запятой. В результате этого значительно сокращается диапазон представляемых в АЛу чисел,что приводит к уменьшению точности вычислений.Наиболее близким к изобретению по технической сущности является устройство, содержащее распределитель, вход которого соединен с шиной запуска, элемент задержки, вход которого подключен к выходу элемента ИЛИ, входы которого соединены с выходами первого и второго элементов И, один из входов первого элемента И подключен к первой входной шине, а другой вход через элемент НЕ соединен с шиной управления, которая подключена к первому входу второго элемента И, второй вход которого через первый элемент задержки соединен с первой входной шиной, второй элемент задержки, вход которого подключен к второй входной шине, а выход соединен с входом третьего элемента задержки и с одним из входов третьего элемента И, другой вход которого подключен к шине управления, а выход соединен с первым входом трехвходового элемента ИЛИ, выход которого подключен к выходной шине, а второй вход соединен с выходом четвертого элемента И, один из входов которого подключен к выходу третьего элемента задержки, а другой вход - с711561 Достигается это тем, что в устрой-" ство для логарифмирования и потенци 10 рования, содержащее регистр сдвига и триггер, первые входы которых соединены с установочным входом устройства, распределитель, вход которого соединен с первым управляющим входом устройства, первый выход распределителя соединен с вторым входом триггера, выход которого соединен с первыми входами элементов И первой группы и через первый элемент задержки - с первыми входами элементов И второйгруппы и первым входом первого элементаИ, через который тактирующий входустройства соединен с входом блокарегистров сдвига, выходы которогосоединены с вторыми входами соответствующих элементов И второй группы,третьи входы которых и вторые входыэлементов И первой группы соединеныс. соответствующими выходами дешифратора, входы которого соединены с вы- З 0ходами регистра сдвига, выходы элементов И первой группы через соответ 35 40 60 выходом элемента НЕ, а также триггернулевой вход которого соединен с шиной установки Г 23,Целью изобретения является расширение функциональных возможностейустройства путем логарифмирования ипотенцирования двоичных чисел с плавающей запятой. ствующие узлы задания коэффициентовгруппы соединены с входами первогоэлемента ИЛИ, выход которого через последовательно соединенные сумматори второй элемент ИЛИ соединен с выходом устройства, выходы элементовИ второй группы через третий элементИЛИ соединены с входом сумматора,второй управляющий вход устройствачерез последовательно соединенныеэлемент НЕ и второй элемент И соединен с первым входом четвертого элемента ИЛИ, введены пятый элемент ИЛИ,три элемента И, три элемента задерж-.ки, причем, первый информационныйвход устройства соединен с входомвторого элемента И и через второйэлемент задержки - с первым входомтретьего элемента И, второй вход которого и первый вход четвертого элемента И соединены с вторым управляющим входом устройства, выход элемента НЕ соединен с первым входом пятого элемента И, второй выход распределителя соединен с третьим входомтретьего элемента И, выход которогосоединен через четвертый элемент ИЛИс вторым входом регистра сдвига ивходом третьего элемента задержки,выход которого соединен с третьимивходами узлов задания коэффициентовгруппы, группа выходов распределителя через пятый элемент ИЛИ соединенас третьим входом регистра сдвига,второй информационный вход устройст 4) 50 55 65 ва через четвертый элемент задержки соединен с вторым входом четвертого элемента И и входом пятого элемента задержки, выход которого соединен с вторым входом пятого элемента И, выход которого и выход четвертого элемента И соединены с соответствующими входами второго элемента ИЛИ.На чертеже приведена блок-схема устройства.Устройство содержит распределитель 1, регистр 2 сдвига, дешифратор 3, блок 4 регистров сдвига, триггер 5, группу узлов 6 задания коэффициентов, группу элементов И 7, группу элементов И 8, сумматор 9, элементы ИЛИ 10-14, элементы И 15-19, элементы 20 - 24 задержки, элемент НЕ 25.Функционирование устройства для логарифмирования и потенцирования двоичных чисел осуществляется следующим образом. В исходном состоянии регистр 2 и триггер 5 установлены в нулевое состояние. В случае логарифмирования на второй управляющий вход устройства постоянно подается единица, в результате чего, в функционировании устройства принимают участие элементы И 17, 18 и одна часть узлов 6 группы. В случае потенцирования на второй управляющий вход устройства постоянно подается нуль, в результате чего оказываются включенными элементы И 16, 19 и другая часть узлов 7 группы. Вначале рассмотрим случай логарифмирования двоичных чисел. На первом этапе на первый управляюций вход устройства поступает единица, которая распределяется на выходах распределителя 1 в течение семнадцати тактов, Начиная с первого по шестнадцатый такты, на первый информационный вход устройства поступает мантисса младшими разрядами вперед. Мантисса, задержанная на один такт элементом 21, через элементы И 17 и ИЛИ 13 поступает на вход элемента 22;при этом на семнадцатом такте нулемс второго выхода распределителя 1осуществляется гашение старшей единицы мантиссы. С тринадцатого по шестнадцатый такты с выхода элемента ИЛИ 14 выдается единица, которая разрешает записать в регистр 2 с элемента ИЛИ 13 с двенадцатого по пятнадцатый разряды мантиссы. В результатеэтого на одном из выходов дешифратора 3 образуется единица, которая подается на один из элементов И 7 и на один из элементов И 8. На семнадцатом такте сигналов с первого выхода распределителя 1 триггер 5 устанавливается в единичное состояние. Единица триггера 5 разрешает прохождение информации, задержанной на шестнадцать тактов элементом 22, через выбранный элемент И 7 на вход соответствующего узла 6, Этот же сигнал с триггера 5 через элемент 20, вре711561 мя задержки которого равняется времени работы узлов б, подается на элемент И 15, разрешая тем самиа проходтактовых импульсов на регистры блока 4. Через выбранный элемент И 8 иэлемент ИЛИ 12 информация с соответствующего регистра блока 4 падаетсяна вход сумматора 9, на другой входкоторого через элемент ИЛИ 10 подается информация с выбранного узла б.На выходе сумматора 9 образуется мантисса логарифма двоичного числа последующей системе уравнений:у, = 1,011 ОО 11 ОО 1 ах + О,ОООООООООО 1у = 1,01010001101 х + 0,000000010111у = 1,00111111011 х + 0,000000111011у = 1,00101111000 х + 0,000001101100у = 1,00100000010 х + 0,000010100111, : 1,0.О 1.О 1 О 111. + О,ОООО 111010 О 1у", = 1,ООООО 1101 О 1 Х + 0,00010011 ООПуц =,Х+О,ООООО 1 ОО 1 ООХ+ О,ООО 1 ОО 111 ОО 1у, =Х+0,00001110110 Х+ О,000011100111у= Х+О, 00011000010 Х+ О., 000010100100у= Х+О, 00100001000 Х+ О, 000001110000У 2 Х+О 00101001001 х+ 01000001000111у = Х+О,ОО 110 ааа 1 О 1 х + О,ОООООО 1 О 10 О 1у = Х+0,00110111110 Х + 0,000000010100у = Х+0,00111110010 х + 0,000000000111у, = Х+0,01 ООО 100011 х + 0,000000000000 4 О 45 5055 60 65 Первые члены уравнений у -у и первые два члена уравнений у -у форЯ 16 мируются в узлах б, а вторые члены уравйений у - у 7 и третьи члены уравнений у -у записаны в регистрах бло 8 ика 4, При этом каждому узлу 6 соответствует один из регистров блока 4. С семнадцатого по двадцатый такты на второй информационный вход младшими разрядами вперед подается порядок, а на двадцать первом такте его знак. Эта информация на элементе 23 задерживается на 27 тактов и через элемент И 18 подается на вход элемента ИЛИ 11 в виде характеристи,ки логарифма. Начиная с двадцать восьмого такта с выхода устройства снимается сначала мантисса логарифма младшими разрядами вперед, затем характеристика логарифма также младшими разрядами вперед, а на последнем сорок восьмом такте - знак характеристики. При потенцировании запускается распределитель 1 и выдается единица на его выходе. Начиная с первого по шестнадцатый такты, на первый информационный вход поступает мантисса логарифма младшими разрядами вперед, которая через элементы И 16 и ИЛИ 13 поступает на вход элемента 22. С тринадцатого цо шестнадцатый такты на выходе элемента ИЛИ 14 образуется единица, которая разрешает записать в регистр 2 с выхода элемента ИЛИ 13 с тринадцатого по шестнадцатый разряды мантиссы логарифмы. Вследствие этого на одномиз выходов дешифратора 3 образуется единица, которая подается на соответствующие элементы И 7 и И 8, На семнадцатом такте по сигналу с первого выхода распределителя 1 триггер 5 устанавливается в единицу, которая разрешает прохождение мантиссы логарифма, задержанного на шестнадцать тактов элементом 22, через выбранный элемент И 7 на соответствующий узел б. Единичный сигнал с триггера 5 через элемент 20 открывает элемент И 15, разрешая тем самым поступление тактовых импульсов на регистры блока 4. Через выбранный элемент И 8 и элемент ИЛИ 12 информация с соответствующего регистра блока 4 подается на один из входов сум матора, на другой вход которого через элемент ИЛИ 10 подается информация с выхода выбранного узла б, На выходе сумматора 9 образуется мантисса двоичного числа по следующей си О .стеме уравнений:Х, = У+0,01001010110 У +0,101101010011 Х, = У+0,01000010101 У +0,101111001101 Х : У+0,00111010010 У +0,110001000010 Х = У+0,00110001100 У +0,110010110100 Х в в ,00101000011 У +0,110100100001 Х, = У+0,00011110111 У +0,110110001010 Х, = У+0,00010100111 У +0,110111101110 Х 8 = У+0,00001010011 У +0,111001001100 Х, = У+0,0111010011111эо х 1, = 1,00001011111 У + 0,111000110101Х = 1,00010111101 У + О,11 О 11 О 111111 Х, = 1,00100100001 У + 0,110100110101 Х 3 = 1,00110001000 У + 0,110010011011 Х =- 1,00111110100 У + 0,101111101011 х 1 у = 1,01001100101 У + 0,101100100101 Х, = 1,0101101101 ОУ + О,1 О 1 ОО 1 ОО 1 О 10 С семнадцатого по двадцатый такты на второй информационный вход младшими разрядами вперед подается характеристика, а на двадцать первом такте - ее знак. Эта информация на элементе 23 задерживается на двадцать семь тактов и через элемент 24 и элемент И 19 подается на элемент ИЛИ 11 в виде порядка двоичного числа. Начиная с двадцать девятого такта, с выхода устройства снимается мантисса и порядок младшими разрядами вперед, а на последнем сорок девятом такте - знак порядка,В предлагаемом устройстве достигается расширение его функциональных возможностей путем обработки последовательных двоичных кодов чисел с плавающей запятой. Это приводит к резкому увеличению диапазона двоичных чисел, над которыми оперирует устройство для логарифмирования и потенцирования.По предлагаемому изобретению разработан технический проект, утвержденный Минприбором СССР. Согласно плану Минприбора СССР предложенное устройство логарифмирования и потенцирования двоичных чисел впервые будет внедрено на предприятии НПО ЭЛ 1 Жв1979-79 гг. в составе микро-ЭВМ и перестраиваемой управляющей логической машины. Экономический эффект, который может быть получен народным хозяйством в результате использования изобретения при серийном производстве указанных ЭВМ в год в количестве 100 штук каждой составит около 215 тыс. руб, в год.10Формула изобретенияустройство для логарифмирования и потенцирования, содержащее регистр сдвига и триггер, первые входы которых соединены с установочным входом устройства, распределитель, вход которого соединен с первым управляющим входом устройства, первыйвыход распределителя соедийен с вторым входом триггера, выход которого соединен с первыми входами элементов И первой группы и через первый элемент задержки - с первыми входами элементов И второй группы и первым входом первого элемента И, через который тактирующий вход устройства соединен с входом блока регистров сдвига, выходы которого соединены с вторыми входами соответствующих элементов И второй группы, третьи входы которых и вторые входы элементов И первой группы ЗО соединены с соответствующими выходами дешифратора, входы которого соединены с выходами регистра сдвига, входы элементрв И первой группы через соответствующие узлы задания коэффи циентов группы соединены с входами первого элемента ИЛИ,.выход которого через последовательно соединенные сумматор и второй элемент ИЛИ соединен с выходом устройства, выходы элемеитов И второй группы через третий элемент ИЛИ соединены с входом сумматора, второй управляющий вход устройства через последовательно соедиченные элемент НЕ и второй элемент Исоединен с первым входом четвертогоэлемента ИЛИ, о т л и ч а ю щ е -е с я тем, что, с целью расширенияфункциональных возможностей путемлогарифмирования и потенцированиядвоичных чисел с плавающей запятой,в него введены пятый элемент ИЛИ,три элемента И, три элемента задержки, причем первый информационный входустройства соединен с входом второгоэлемента И и через второй элемент задержки - с первым входом третьегоэлемента И, второй вход которого ипервый вход четвертого элемента И соединены с вторым управляющим входомустройства, выход элемента НЕ соединен с первым входом пятого элементаИ, второй выход распределителя соединен с третьим входом третьего элемента И, выход которого соединен через четвертый элемент ИЛИ с вторымвходом регистра сдвига и входом третьего элемента задержки, выход которого соединен с третьими входами узлов задания коэффициентов группы,группа выходов распределителя черезпятый элемент ИЛИ соединена с третьимвходом регистра сдвига, второй информационный вход устройства через четвертый элемент задержки соединен свторым входом четвертого элемента Ии входом пятого элемента задержки,выход которого соединен с вторым входом пятого элемента И, выход которого и выход. четвертого элемента И соединены с соответствующими входамивторо 1;о элемента ИЛИ,Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР,Р 446054, кл. С 06 Г 5/02, 1973.2. Авторское свидетельство СССР,Р 523408, кл. 6 06 Р 5/02, 1974 (прототип) .711561 Составитель В. Чачанидэеактор Е, Гончар Техред М,Петко Корректор И Цемчи 13/3 аказ о ССС 4/5 лиал ППП Патентф, г. Ужгород, ул. Проектн Тираж Р 51 НИИПИ Государстве по делам иэобре 35-, Москва, Ж, Подпис ного комитет ений и откры Раушская наб