Устройство для модификации операндов цифровой вычислительной машины

О П И С А Н И Е 338902ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союэ Советских СоциалистическихРеспублик Зависимое от авт. свидетельстваЗаявлено 23.1,1969 (1301611/18-24) М. Кл. б 061 9/20 присоединением заявкирио итет Комитет по делам аобретений и открыт при Совете Министре СССРДК 681.3-623.8(088,8) публиковано 15,Ч,1972, Бюллетень1 та опубликования описания 13.Ч 1.1972,ъО 1 ОЯ 1-(АЯсхттвтвс." го 9 1 т: ьиьв 4 О"ид Авторыизобретения С. Б. Востоков и Т. А. Жижина Заявител СТРОЙСТВО ДЛЯ МОДИФИКАЦИИ ОПЕРАНД ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ ИФРОВ 2 еобходимость доного времени н олнитель су,ммиро в ре,гистра АУ 3, ои код, предваритель тведенныхно засланПредлагаемое устроиство предназначенодля применения в цифровых вычислительныхмашинах. При выполнении в ЦВМ вычислений, требующих организации циклическихпроцессов, используется несколько способовпереадресации.Известны устройства для автоматическоймодификации адресов операндов ЦВМ. Обращение к ЗУ ари исполнении комаяды производиться по так называемому исполнительному адресу, который не обязательно совпадает с адресом, записанным,в команде. Вцифровой машине предусмотрены два способа формирования исполнительново адреса,по которым иополнительный адрес приравнивается к адресу, записанному в команде, илиисполнительный адрес образуется суммированием адреса, записанного в команде, и числа, записанного в специальном регистре.В каждой,команде записьбваются специальные признаки, указывающие, каким из этихспособов должно быть реализованно обращение к ЗУ по каждому записанному в комаидеадресу.Это,позволяет хранить в ЗУ не изменяющуюся от цикла к циклу команду с записанным,в ней базисным адресом, а в индаксном регистре - переменную часть команды,Однако недостатком известных устройствявляется наличие цепей суммирования в ре гистре адреса и,нпных затрат машии ав ание.Предлагаемое устройство отличается тем, что в нем отсутствуют цепи суммирования при образовании исполнительного адреса и при изменении индекса.Это позволяет устранить недостатки прототипа.Предложенное устройство изображено на чертеже.Оно содержит п триггерных разрядов индексного регистра 1, соединенных через ключи И 2 с регистром арифметического устройства (АУ) 8. Выходы триггеров регистра 1 через ключи 4 переключения адресной информации, выполненные на логических,схемах исключительно ИЛИ, податны на входы младших разрядов регистра дешифратора адреса операнда б, остальные,входы которого соединены непосредственно с не подлежащими модификации разрядами б регистра адреса операнда. На входы ключей 4 подключены также разряды 7 регистра адреса операнда, значения которых поступают на вход дешифратора адреса операнда при наличии разрешающего потенциала на выходе ключа НЕ 8.Из р азрядодля индеисациПредмет изобретения Составитель Е. Иванеева Техред Л. Богданова Корректор Л. Орлова Редактор Л. Утехина Заказ 765/1 Изд.667 Тираж 448 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж.35, Раушская наб., д. 4/5Типография, пр, Сапунова, 2 ный туда из памяти констант, при наличии признака переписи аллода в индеисный, регистр, возникающего в результате дишифрации кода операции, записанного в разрядах 9 регистра адреса операнда, в дешифраторе операций 10, через ключи переписи 2 поступает в регистр 1. Если в регистре адреса операнда в разряде ияде,ксации 11 есть (признак обращения ас индексному регистру, то исполнительный адрес в дешифраторе б формируется из базов,ого адреса, записа,нного в раз,рядах б регистра адреса операнда и разрядов регистра 1.Если же признак отсутствует, то исполнительный адрес полностью повторяет адрес, аапясанный в разрядах б и 7 регистра адреса операнда,Схема дает возможность получить 2 модификации каждого базисного адреса. Устройство для модификации операндовцифровой вычислительной машины, содержа щее регистр арифметического устройства, индексный регистр, дешифратор операций, дешифратор адреса операнда, регистр адреса операнда и логические элементы, отличаюи 4 ееся тем, что, с целью сокращения оборудо ваяния и повышения быстродействия, выходырегистра арифметического устройства через схемы И, подключенные входами к выходу дешифратора операций, соединены с соопветствующими разрядами индексного регистра, 15 выходы индексного регистра и вьводы модифицируемых разрядов регистра адреса операядов через логические схемы исключительно ИЛИ соединены со входами дешифраторр а адреса операнда, другие входы хото рых подключены к не подлежащим модификации разрядам регистра адреса олеранда.