Многоканальное устройство для быстрого преобразования фурье с конвейерной обработкой операндов

(56) Авторское свР 809198, кл. С 0Авторское свидУ 1056206, кл. С Кф 6ательский инстиеских проблем В.Р.ТумскаяКарташевич СР 79 идетельствоР 15/332, тельство С 6 Г 15/332 Р198 счетным входом сч ка итерац гГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54)(57) МНОГОКАНАЛЬНОЕ УСТРОЙСТВОДЛЯ БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕС КОНВЕЙЕРНОЙ ОБРАБОТКОЙ ОПЕРАНДОВ,содержащее блок постоянной памяти,выход которого подключен ко входукоэффициентов арифметического блока,информационный выход которого подключен к информационным входам первого и второго блоков памяти, выходыкоторых подключены ко входу операндов арифметического блока, входсинхронизации которого подключен кпервому выходу узла синхронизации,второй выход которого подключен ксчетному входу первого триггера,прямой выход которого подключен ксчетному входу второго триггера,прямой выход которого подключен ковходу управления записью - считыванием первого блока памяти и счетномувходу первого счетчика операндов,информационный выход которого подключен к информационному входу узлавычисления инверсного кода, инверсных выход второго триггера подключен ко входу управления записью-считыванием второго блока памяти, первый регистр итераций, о т л и ч аю щ з е с я тем, что, с целью повышения быстродействия, в него введеныпервый, второй, третий и четвертыйблоки коммутаторов, блок сдвига,счетчик итераций, второй узел вычисления инверсного кода, первый и второй элементы ИЛИ-НЕ, элемент ИЛИ,первый и второй блоки элементов И,первый и второй коммутаторы, третийи четвертый триггеры, второй регистритераций и второй счетчик операндов,информационный выход которого подключен к информационному входу второго узла вычисления инверсного ко. -да, выход которого подключен к первому информационному входу четвертого блока коммутаторов и информационному входу блока сдвига, выходкоторого подключен к адресному входублока постоянной памяти, вход обращения которого соединен с входом,синхронизации приема коэффициентоварифметического блока, первым входомвторого элемента И и подключен к прямому выводу четвертого триггера,2-вход которого соединен с инверснымвходом четвертого элемента И и подключен к выходу второго коммутатора,информационный вход которого соединенс первым входом второго блока элементов И, вторым информационным входом четвертого блока коммутаторов иподключен к выходу второго регистраитераций, тактовый вход которогоподключен к выходу четвертого элемента И, вход которого соединен сосчетным входом четвертого триггера,1211752 и подключен,к выходу переполнениявторого счетчика операндов, счетныйвход которого соединен с первйм входом первого элемента ИЛИ-НЕ и подключен к инверсному выходу первоготриггера, прямой выход которогоподключен к первому входу второгоэлемента ИЛИ-НЕ, второй вход которогосоединен со вторым входом первогоэлемента ИЛИ-НЕ и подключен к выходуэлемента ИЛИ, первый и второй входыкоторого подключены соответственнок выходу младшего разряда первогорегистра итераций и информационномувыходу первого счетчика операндоввыход переполнения которого подключен к счетному входу третьего триггера и входу третьего элемента И,выход которого подключен к тактовому входу первого регистра итераций,информационный выход которого подключен к первому входу первого блока элементов И, первому информационному входу третьего блока коммутаторов и информационному входупервого коммутатора, выход которогоподключен к инверсному входу третьего элемента И и 2 -входу третьеготриггера, прямой выход которогоподключен к первому входу первогоэлемента И, выходы первого и второгоэлементов И подключены ко вторым Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для реализации быстрого преобразования Фурье (БПФ), и может быть использовано для решения 5 задач многоканальной спектрально- корреляционной обработки последовательностей действительных выборок.Цель изобретения - повышение быстродействия. 10На фиг. 1 представлена функциональная схема многоканального устройства быстрого преобразования Фурье с конвейерной обработкой операндов.Устройство содержит блок 1 посто янной памяти, арифметический блок (АБ) 2, блоки памяти 3 и 4, счетчик итераций 5, блок 6 сдвига, блоки входам соответственно первого ивторого блоков элементов И, выходыкоторых подключены к управляющимвходам соответственно первого ивторого узлов вычисления инверсногокода, выход первого узла вычисленияинверсного кода подключен к первомуинформационному входу третьего блокакоммутаторов, выход которого подключен к первым информационным входам первого и второго блоков коммутачоров, выходы которых подключены к адресным входам соответственнопервого и второго блоков памяти,входы обращения которых подключены к выходам соответственно первого ивторого элементов ИЛИ-НЕ, вторыеинформационные входы первого и второго блоков коммутаторов подключенык выходу четвертого блока коммутаторов, управляющий вход которого соединен с вторыми входами первого ивторого элементов И, управляющимвходом третьего блока коммутаторов иподключен к прямому выходу первоготриггера, прямой выход второго триггера подключен к управляющим входам первого и второго блоков коммутаторов, а информационный выходсчетчика итераций подключен куправляющему входу блока сдвига. коммутаторов 7-10, узлы 11 и 12вычисления инверсного кода, триггеры13 и 14, коммутаторы 15 и 16, блоки17 и 18 элементов И, регистры итераций 19 и 20, счетчики операндов 21и 22, элемент И 23, элементы ИЛИ-НЕ24 и 25, элементы И 26-28, элементИЛИ 29, узел синхронизации 30,триггеры 31;32. Объем каждого из блоков 3 и 4 (оперативной) памяти составляет.2 ЙК Мячеек, гдеК = 2 (1=1, 2, ) - количество входных действительных последовательностей; М2 (ю = 1, 2, ) - количествочество обрабатываемых комплексных массивов.Объем блока 1 постоянной памяти .составляет М /2 ячеек хранения экспоненциальных коэффициентов.Многоканальное устройство быстрого преобразования Фурье с конвейерной обработкой операндов работает следующим образом.В первом 3 и втором 4 блоках хранится 2 К комплексных массивов х;объемом М выборок (каждый массив формируется из двух действительных последовательностей аи В:,1.так что Ке х; = 1,а,1, 3 в х;ь з 1 Ь;) выборки внутри массивов расположены в двоично-инверсном порядке, массивы занесены в блоки 3 и 4 также в двоично-инверсном порядке.На входе М 1 устройства устанавливается двоичный код числаобрабатываемых массивов одного блока 3 или 4.В начальном состоянии первый 19, второй 20 регистры итераций, счетчик итераций 5, первый 31, второй 32, третий 13 и четвертый 14 триггеры, первый 21 счетчик операндов обнулены, а разряды второго 22 счетчика операндов установлены в состояние логическая "1".Узел синхронизации 30 генерирует серию тактовых импульсов, поступающих на счетный вход первого триггера 31. На выходе первого триггера 31 и выходах разрядов первого 21 и второго 22 счетчиков формируется исходный код адресов обращения к первому и второму блокам 3 и 4. На прямом и инверсном выходах второго триггера 32 формируется сигнал считывание-запись информации для первого блока 3 и сигнал запись-считывание для вто-. рого блока 4. Кроме того, сигнал с прямого выхода второго триггера 32 является управляющим для первого 7 и второго 8 блоков коммутаторов причем по сигналу "0" на выходах коммутаторов блоков 7 и 8 появляет" ся информация с первых входов, а по сигналу "1" - со вторых входов. Сигналы с выходов переполнения первого 21 и второго 22 счетчиков операндов через третий 27 и четвертый 28 элементы И поступают на тактовыевходы первого 19 и второго 20 регистров итераций соответственно. Приэтом информация, хранимая в регистрах 19 и 20, сдвигается на одинразряд в сторону старших разрядов, ав младший разряд заносится "1",Состояние разрядов регистров 19 и 20итераций управляет коммутаторами О соответствующих блоков 9 и 10 коммутаторов так, что на их выходах формируются коды адресов при записи исчитывании операндов первого и второго блоков 3 и 4 для выполняемой 15 итерации БПФ.1Сигнал с выхода переполнениявторого счетчика 22 операндов поступает на тактовый вход счетчика 5 20итераций, двоичный код на выходахразрядов которого управляет сдвигомисходного кода, поступающего наинформационный вход блока 6 сдвигас выходов элементов узла 12. Сдви 25нутый исходный код на выходе блока 6сдвига является адресом экспоненциального множителя % , который хранится в блоке 1. Значения синусаи косинуса, являющиеся мнимойи действительной частями экспонентыФ, поступают,на вход экспонент АБ 2и хранятся в регистрах синуса и косинуса АБ. На информационный входоперандов АБ 2 и интервале времениТ 1 поступают выборки из первого 35 блока 3 (на входе управления записьюсчитыванием первого блока 3 потенциал "0", причем вначале считывается.второй операнд В пары операндов Аи В), Выборки операйдов А и В 40 хранятся во входных регистрах операндов АБ 2, В следукций интервалвремени Т операнды А и В подвергаются элементарному преобразованиювида АфВ Ю, во входные регистры 45 операндов заносятся выборки С,Э извторого блока 4, а в регистры синусаи косинуса АБ 2 - величина %вВ интервале времени Тз преобразованные операнды 1 и Ь поступают в вы ходные регистры АБ 2 и записываютсяво второй блок 4 (при этом на еговходе управления записью-считываниемпотенциал "1"), операнды С и Э подвергаются элементарному преобразова нию, а во входные регистры операндовАБ 2 заносятся выборки Е и Р из1 О 15 20 Э поступают на хранение в первый блок 3, операнды Е и Г подвергаются преобразованию, а из второго блока 4 считываются и поступают во входные регистры АБ 2 операнды У , Н , причем в регистры синуса и косинуса АБ 2 заносятся очередные значения1экспоненты Ч/ , соответствующие элементарному преобразованию над очередной парой операндов согласно графу БПФ с замещением, двоично-инверсным порядком отсчетов на входе и прореживанием по времени.В таблице приведены адреса обращения к первому и второму блокам 3 и 4, блоку 1 и очередность обрабатываемых массивов по 16 комплексных выборок каждый.При выполнении последней Ф -ой итерации БПФ на выходах (щ -1)-ых разрядов первого 19 и второго 20 регистров итераций устанавливается "1", которая через (1( + 1)-ые входы первого 15 и второго 16 коммутаторов 25 поступает на информационныевходы третьего 13 и четвертого 14 триггеров и блокирует входы первого 19 и второго 20 регистров итераций, Сигналы переполнения с выходов первого ЗО 21 л второго 22 счетчиков операндов "перебрасывают" триггеры 13 и 14 в состояние логйческой "1" и начинается дополнительная итерация распаковки массивов. При этом сигнал "11 3разрешает прохождение серии импульсов с выхода первого триггера 31 на вторые входы элементов И блоков 17 и 18. Данные серии импульсов через первые 8 (О" 1, 2, ,в -1) элементов блоков 17 и 18 проходят на первые управляющие входыэлементов первого 11 и второго 12 узлов и инвертируют исходный код первыхразрядов первого 21 и второго 22 счетчиков операндов (инвертирование осуществляется сигналом "1" на выходе первого 31 триггера во время формирования кода адреса второго операнды из пары операндов А и В). Сигналы с выходов разрядов (щ, в ф +1, , п -2,п -1) счетчиков 21 и 22 не инвертируются, поскольку "нулевое" состояние разрядов (в, в+ +1, , й -2,1 -1) первого 19 и второго 20 регистров итераций блокируют элементы (1 м, в+1 и -2, й) блоков 17 и 18, с выходов которых на управляющие входы соответствующих элементов узлов 11 и 12 также поступает сигнал "0". Коды адресов обращения к первому и второму блокам 3 и 4 при выполнении распаковки приведены в таблице. Сигнал "1" с выхода четвертого триггера 14 поступает на второй управляющий вход АБ 2, выполняющий элементарное преобразование вида.Элемент ИЛИ 29, первый 24 и второй 25 элементы ИЛИ-НЕ предназначены для формирования сигналов запрещения обращения первого и второго блоков 3 и 4 при записи информации из 1"обнуленных" выходных регистров АБ 2 в блоки 3 и 4 на месте первой пары операндов во время выполнения первой итерации БПФ.1211752 оо о- оо о- оо ооооо о- оо ос оо о о оо ооооо т ео оо оо оо о - оо о о о ооооо ооооо оо о- оо 1ф ооооо ооосооо ооо оо Фсо ооо оощ 1 ооо о о о ооооо оо о- оо Ф ф т ф о о о 8 о о- оо о ооо о - оо со о о о ооооо о о ооо оо о оо ооо оо о о о оо оо оо ооооо о О О о оо ооо 11о о оо оо оо оо оо ооот-оо ооо оо о о о оо оо оо оо оо ооооо ооооооо ооИ о 8о ю ьЮ лещ К Й ц 4 3 оооВьыбво 8 3Ир,3 чВ ре Во с с1211752 оо оо 1 сч рфОф ро оро о о о о о ооо о о оооо-о о о о-о оо. о ос с ооо О- о о- оо о о оо оооо ооо о о - ооооо о о ооо оо оо ос оо оо оо орс оо оооооооз со ооо осооо 3 о о оЗо оо оо рз,о,о оооо оо о о ооооооОО ос о оооо оо соо оо о о о о о о о о о1211752 Составитель А, Баранедактор Т. Парфенова Техред А.Бабинец ектор Л Пата аказ 64 Тираж б 7 одпис кое Патент", г. Ужгород, ул, Проектная, 4 лиал ВНИИПИ Государственног по делам изобретений 035, Москва, Ж, Раукомитета СС открытийкая наб., д