Патенты с меткой «многопроцессорной»

Номер патента: 1441412

Опубликовано: 30.11.1988

Автор: Головин

МПК: G06F 13/00

Метки: многопроцессорной, резервированной, системе, сопряжения

...ТОЛЬКО ПРИ Цап)1;ИИ Нг. . .:РОР 11 в ц)01 ЕЬЕХ ШЕ)ах 11 аГЕстрга:1 И уС)ро 1 Стца е менее Де)ух наборов 1:. )Отрмациоцц).). С 1) , .ЛОЕ)1:)И 1 г 11)ИВ ЕДЕ:т" ГГУ 1)(1 гт 01 ггв. ЛОКМ")г(ОРИ)01.т: ,;- г "гтгто)т- ;ОЕД) по)ь)ттЕтнЕй ДНЯ СРав)1" СО;)ов Енфорг)ацие) г вы 1)абатываюг)Ц). Г 1 р та В.1)я т)1 ЕЕ ГИ Гц аЛЫ ) Пар ВЬЕй блс, 7 ст).1)(роц).,апе)и, предцаз)татен - 1 В 1 И т)Л 1 т,.ор11 рон г гт)я Г:И т .)аЛО В 71 тр;г) тг)0 тг г г) г г (.ггнхценг гг ттЕ 1;гР ДНЕ 1(аЧЕНЕЕ. 1)1 Я 11)ор)1 И)Сг," а.И) М) Г, 1)Ь)Х Стгттг а гг)В уцт)ац )с Ея - е тгт 1 гтгтЕ гг 11)1 ф г Пт ггЕЕС СО а .10 С)1"Е "ТЕ тато)Ет,)ъ цргоц)т:Гсгак, -тз: 1)г) ,г г тцВ( рт)1 р,","."г:й 1 Г 11 Г-" ", г "- т"г Э:1 ГМРЦ. т)Е,",г" т:,.1гщ гМЕцтоц, 3;1 Е. Е 1- 1...

Номер патента: 1444800

Опубликовано: 15.12.1988

Авторы: Ерзаков, Ерзакова

МПК: G06F 15/167

Метки: многопроцессорной, общую, память, процессоров, системе, сопряжения

...сообщения на вход сообщений устройства. На выходе "Признак считывания" блока 23 формируется сигналкоторый устанавливает по вторым входам второй 4 и третий 5 мультиплексоры в режим "Считывание", при котором на выход второго 4 и третьего 5 мультиплексоров соответственно поступают коды с их первых информационных35 входов и выбирается секция адреса считывания блока 6. Код с выходов второго и третьего 5 мультиплексоров образует соответственно адрес секции общей памяти системы, из которой выби О рается сообщение в соответствующий регистр 2-1, 2-И, и адрес ячейки секции адресов считывания блока 6, в которой хранится адрес ячейки заданной секции общей памяти системы, откУда 45 считывается необходимое сообщение. Сигнал "1" с выхода "Признак...

Номер патента: 1501079

Опубликовано: 15.08.1989

Автор: Головин

МПК: G06F 11/18, G06F 15/16

Метки: многопроцессорной, резервированной, системе, сопряжения

...адреса не произошлои шинные формирователи 4, О и 11открыты, то адрес поступает на входы 10 выходы устройства ОЯ 4, 5, 6 и далеев ЗУ, соответственно связанные с ни- .ми, По этому адресу с этих ЗУ считывается соответствующая команда и кодкоманды поступает на входы-выходы уст 15 ройства ОШ 4-6 и далее на входы-выходы шинных формирователей 4, 10 и 11Внешние устройства (в данномслучае ЗУ) помещают данные на линии ДА(в данном случае код команды) и вы 20 рабатывают сигналы К СИП Н, сигнализирующие о том, что данные (код команды) находятся в соответствующихканалах (входах-выходах устройства4-6).25 При наличии не менее двух кодовкоманды на входах-выходах устройстваОШ 4-6 с выхода элементаМ 34 передается сигнал К СИП Н, который поступает...

Номер патента: 1501081

Опубликовано: 15.08.1989

Авторы: Жизневский, Сакович

МПК: G06F 15/17

Метки: вычислительной, многопроцессорной, связи, системы

...1 О на информационные входы-выходы 1, Распространяясьпо внутренней шине 5, сигнал разрешения связи поступает через входы17 во все блоки 2 управления данной 10816строки. Блоки управления 2, которыенаходятся в состоянии ожидания (т.е.элементы И-НЕ 2 открыты), обеспечивают выработку единичных сигналов5на выход 13 (блоки 2 управления пе -реходят в состояние "Вызываемьщ")и подготавливают триггеры 19, таккак на информационных входах триггеров 19 - единичный сигнал.Если вызь 1 ваемое устройство занято, т,е, на соответствующей шине 15занятости абонента - единичный сигнал, то блок 2 управления находит 15 ся в состоянии "Блокирован", так какна выходе элемента НЕ 28 - нулевойсигнал,Таким образом, в первой свободнойстроке блок 2...

Номер патента: 1529243

Опубликовано: 15.12.1989

Авторы: Жизневский, Радкевич, Сакович

МПК: G06F 15/16

Метки: вычислительной, многопроцессорной, связи, системы

...коммутации единичный сигнал на вход16, а все осталььи блоки 3 управления данной строки, находящиеся в состоянии Вызываемый , - единичный сигнал на вход 17 своих блоков 2 комму 50гацииВызывающее устройство, получив из арбитра 1 сигнал разрешения связи выставляет на шины адрес вызываемого устройства, сопровождает его идентификатором адреса и операцией, которые через входы-выходы 9 поступают в блок 2 коммутации и через входы 22 навходы элемента И 4, Сигнал идентификации адр ес а з апир ает элементы И 58- 60, открывает элемент И 57, группу элементов И 69, через которую адрес вызываемого устройства, идентификатор адреса и код операции коммутируются через входы-выходы 12 на внутреннюю магистраль 13,Через входы 22 адрес, идентификатор адреса,...

Номер патента: 1532926

Опубликовано: 30.12.1989

Авторы: Козий, Просвирницин, Тимонькин, Ткаченко, Харченко, Ярмонов

МПК: G06F 9/50

Метки: «диспетчер», вычислительной, микропрограммный, многопроцессорной, системы

...(1)-(4).Пусть в очередном цикле провероклогических условий выполнялось услоие (1), По этому условию в устрой"тве реализуется процесс обслуживанияаявки второго типа.При обслуживании заявок второго .25ипа на выходе 42 регистра 4 устанавивается единичный потенциал, а наыходе 43 формируется последователь"ость кодов, управляющих настройкоймультиплексора 13 и дешифратора 15. 30Код заявки из одного регистра 7 черезмультиплексор 13 поступает на входкоммутатора 14 и в дальнейшем записывается в регистры 5 и 6 под воздействием тактового импульса с выхода 38 35;генератора 25 после чего на соответствующем выходе дешифратора 15 формируется единичный импульс, устанавли -вающий соответствующий триггер 10 ирегистр 7 в нулевое состояние. 40Одной из фаз...

Номер патента: 1557570

Опубликовано: 15.04.1990

Автор: Ерзаков

МПК: G06F 15/167

Метки: многопроцессорной, общую, память, процессоров, системе, сопряжения

...6 поступает сигнал "0", который запускает циклы записи блоков 3 и 4 по ранее установленным адресам.1При работе в режиме "Считывание" на выходе признака считывания блока 11 вырабатывается сигнал "1", которыйпоступает на вход первого блока 5 управления памятью и вход блока 10 синх-.ронизации. Одновременно на выходе адреса считывания заявок блока 11 вырабатывается позиционный код, которыйпоступает на соответствующий вход разрешения передачи соответствующего блока 1, на вход строба соответствующегорегистра.2 и входы шифратора 9, Блок 1 и регистр 2 подготавливаются к приему данных с входа сообщений устройства и к передаче их соответствующему процессору, а шифратор вырабатывает двоичный код, который поступает на выходы адреса секции общей...

Номер патента: 1562923

Опубликовано: 07.05.1990

Авторы: Антонюк, Омельчук, Присяжнюк, Терещенко

МПК: G06F 13/26

Метки: вычислительной, информации, многопроцессорной, передачей, резервированной, системе

...как сигналы высокого уровня, так и сигналы низкого уровня, На выходе элемента ИЛИ 10 присутствует сигнал высокого уровня,После того, как все процессоры сообщат устройству управления о своей готовности к передаче (запишут единицы во все триггеры 5), на выходе элемента И 2, а значит, и на выходе 22 установится сигнал высокого уровня. Этот сигнал, проинвертированный элементом НЕ 1, устанавливает счетчик 9 в нулевое состояние,Сигнал с выхода элемента И 2 поступает на один из входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 и на выходе 23 устройства устанавливается сигнал низкого уровня, которым запрещается предоставление магистрали процессорам.Сигнал высокого уровня с выхода 22 поступает на входы прерываний второго уровня всех процессоров....

Номер патента: 1575195

Опубликовано: 30.06.1990

Автор: Виноградов

МПК: G06F 13/42

Метки: многопроцессорной, системы, сопряжения

...входы 34 двунаправленных усили телей-формирователей 35 прямой передачи. Одновременно с выхода управления схем 33 приемных согласующих поступает сигчал готовности данных на вход 41 и признак управления (если 50 это адресуемая команда управления на вход 47, сигналы готовности данных и управления поступают одновременно на соответствующие входы 50 и 52 первого элемента И 51, с выхода которого сигнал поступает на информацион-. ный вход 53 триггера 54 запроса арбитра и на вход 55 третьего элемента И 56, При появлении разрешения на2 готовности канала, первый выход которого поступает на вход 23 согласующих схем 11 передачи, с выхода которых по соответствующей линии связи сигнал проходит через приемные со 5 гласующие схемы 33 и далее поступает...

Номер патента: 1587532

Опубликовано: 23.08.1990

Авторы: Жуковский, Парфюмов, Твердохлебов

МПК: G06F 15/16

Метки: многопроцессорной, процессоров, системе, сопряжения

...магистраль 40 - в процессор 37, В ответ на сигнал требования прямого доступа к памяти процессор 37, если он не приостанов-лен в данный момент каким-нибудь дру. - гьм устройством прямого доступа к памяти, выдает через магистраль 40 на вход 26 устройства 1 сигнал пре.доставления прямого доступа, поступающий на вход элемента И 5, Если процессор 37 не занят выполнением программы, недопускающей отключения магистрали 40 от процессора 37 , то он оставляет неизменным хранящййся в блоке 12 контроля канала процес сора устройства 1 нулевой признак3занятости канала. Поэтому как только в процессоре 37 завершится выпол 3нение текущей операции обмена данными, что контролируется по входу 28 блоком 2 контроля канала процесСора, на выходе последнего...

Номер патента: 1631548

Опубликовано: 28.02.1991

Автор: Зайончковский

МПК: G06F 15/16

Метки: взаимным, доступом, многопроцессорной, процессора, системы

...кодами инициализации выделенного обобщест 5 вленного устройства ввода-вывода - равноправного приемника информации в обменах взаимного доступа.Таким образом, каждая одноразрядная ячейка блока 13 памяти характеристик в системе имеет совокупность адресов - один для собственного локального процессора и ггуппу для остальных, а информационное слово линий вторых входов-выходов 63 данных в сеансе взаимного доступа в зазисимости от операции представляет собой код переменной, код номера запрашиваемой переменной ветви либо несущественную комбинацию. 20Фронт спада потенциала на входе- ,выходе 55 инициирует формирователь 17 импульсов, и с задержкой ь, равной времени установления устойчивых состояний в цепочке элементов ад ресных цепей, на его...

Номер патента: 1633418

Опубликовано: 07.03.1991

Авторы: Белицкий, Зайончковский, Панина

МПК: G06F 13/14, G06F 15/16

Метки: данных, доступом, массивами, многопроцессорной, обмена, памяти, системе

...доступа между блоками внешней 38 и внутренней 37 памяти.В многопроцессорных конфигурациях кажльгй активный функционально олноролный элг мент-процессор, способный по собственной инициативе и асинхронно в системе выполнить поиск работы, реорганизацикг управляющих таблиц, управляющей информации и обмен данными с обшедоступнычи започинающичи устройствами - включает указанные функциональные узлы 1, 2, 7, 9, 1 20 и 37 с конечными элементами 4 - 6, 8 и 9 и способен при обменах задать состояние управляющих входов 2527.В многопроцессорной системе, состоягцей из х процессоров, таких устройсгв содержится М и при необходимости возмож. но совмещение двух и более обменов лля отдельных устройств, что знацительно уменьшает интенсивность обращения к...

Номер патента: 1640705

Опубликовано: 07.04.1991

Авторы: Алексеев, Зефиров

МПК: G06F 13/376, G06F 15/16

Метки: информации, многопроцессорной, передачей, системе

...мультиплексора 20 и выходов регистра 24, а в конечном счетеи число элементов И, включая второй,третий элементы 15 и 16, а также элементы И 25, выбирается на этапе реализации конкретной системы, исходя1из устанавливаемого в ней количествапопыток предоставляемых каждому источнику в подобном режиме, для кача 1 б 40705ла передачи в данном интервале, оказавшемся свободным и используемым для свободной передачи. Чем больше будет количество попыток, тем ниже вероятность столкновений сообщений, С учетом выбранного числа попыток определяется и длина интервала передачи, а значит и емкость, т.е, коэффициент счета первого счетчика 9 и длина дешифратора 10 и емкость делителя 7.Длина интервала передачи выбирается при реализации конкретной системы по...

Номер патента: 1683039

Опубликовано: 07.10.1991

Авторы: Васильев, Гончаренко, Жабин, Макаров, Савченко, Ткаченко

МПК: G06F 15/16

Метки: данных, многопроцессорной, системы

...обмен данными. Для этого активный процессорный блок посылает команды включения пассивного процессорного блока (первая команда - процессор 4, устанавливает логическую "1" во 2-й разряд своего регистра 9 команд, что вызывает подключение локальной шины 13. к системной шине, вторая команда - установка логической "1" в 3-м разряде регистра 9.) команд, подчиненного процессорного блока).Затем выполняется обмен данными между активным 1. и пассивным 1.) процессорными блоками. Пересылка одного слова производится за два цикла обращения процессора активного процессорного блошка 1,к локальной памяти 5, (блок 12. синхронизирует свою работу по циклам обращения процессора к локальной памяти 5.; раэрешение работы БУ формируется при обращении...

Номер патента: 1753477

Опубликовано: 07.08.1992

Автор: Зайончковский

МПК: G06F 12/08

Метки: многопроцессорной, памятью, сегментированной, системы

...заданных заданий и выражающихся 40 в согласовании опережающего распределения по сегментам памяти списка заданий в соответствии с реально устанавливающимся порядком завершения локальных про 45 цессов обработки, . Наиболее близким к предлагаемому являются блоки управления сегментированной памяти, включающие в себя группы коммутаторов связи для обращений в под области хранения с функционально однородных входов. На фиг, 1 дана схема известного устройства. Схема прототипа (фиг. 1) содержит й55 блоков 1 памяти, коммутаторов 2 и 3 связи,дешифраторы 4 и 5, блоки 6 и 7 управлейия,формирователи 8 и 9 импульсов, элементы ИЛИ-НЕ 10 и 11 и схему 12 сравнения, управляющий вход которой соединен с входом нулевого потенциала устройства, выход сосути...

Номер патента: 1798801

Опубликовано: 28.02.1993

Авторы: Кислецов, Поленов

МПК: G06F 11/20, G06F 15/16

Метки: многопроцессорной, реконфигурации, системы

...отказа в последнем будет сформирован код, соответствующий каналу 1, который с выхода 24 отказа выставил на вход 28 блока 2 свой сигнал отказа. После этого с выхода 29 синхронизации блока 2 сигнал синхронизации запишет в триггер 15 "0". СИгналом низкого уровня с единичного выхода триггера 15 будет закрыт элемент И 11. Этот же сигнал поступит на коммутационный выход 25, который отключит входы и выходы отказавшего процессора от системной шины. Сигналом высокого уровня с нулевого выхода триггера 15 закрывается элемент ИЛИ-НЕ 5, отключая сигнал отказа отказавшего процессора от входа 19 канала 1,По программе обслуживания (см. фиг, 3)прерывания по отказу процессор считывает с выхода 27 устройства из блока 2 код йо отказа, который...

Номер патента: 1810890

Опубликовано: 23.04.1993

Авторы: Брусиловский, Гольдштейн, Рерле, Сырохнова

МПК: G06F 13/00

Метки: вычислительной, информации, между, многопроцессорной, передачи, процессорами, системе

...и взводит блок задержек. В блоке 2 20 управления адресом формируются адресазаписи сообщений, размещающие сообщения по маре их поступления в блок буферной памяти 1 сообщений. Блок 2 управления адресом дешифрирует адрес й-го сообще ния и на выходе сигнализации 21 заполнения блока буферной памяти 1 сообщений появляется сигнал. Наличие сигнала заполнения блока буферной памяти 1 сробщений появляется сигнал. Наличие сигнала запол нения блока буферной памяти 1 сообщения(т.е. сигнала о приходе й-го сообщения) или сигнала окончания отсчета времени с выхода 23 приводит к формированию сигнала запроса на передачу в блоке 5 управления 35 передачей на выходе 14, который поступаетна счетный вход 13 блока 2 управления адресом для формирования адресов на...