Устройство управления передачей информации в резервированной многопроцессорной вычислительной системе

тельств Г 13/14 тельство 6 Р 15/1 много интер ния - упроС 011 СС 18 ЕТС 11 ИСОЦИДЛИСТИЧЕСНИХРЕСПУБЛИН ГОсуддРстиенный ксмитетПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГНИТ СССР ИЕ ИЗОБРЕМУ СВИДЕТЕЛЬСТВ(5 б) Авторское свР 1226478, кл. САвторское свидУ 1336024, кл, С 2 (54) УСТРОЙСТВО УПРАВЛЕН ИНФОРМАЦИИ В РЕЗЕРВИРОВА ПРОЦЕССОРНОЙ ВЫЧИСЛИТЕЛЬ (57) Изобретение относит лительной технике и може зовано для управления пе Формации в резервирован цессорных вычислительных построенных на базе сист Ьейса И 41, Цель изобрет 1 ИЯ ПЕРЕДАЧЕЙ ННОЙ ИНОГОНОЙ С 1 СТЕЩ ся к вычис т быть исполь оедачеи ичых многопросистемах,1562923 40 щение устройства за счет использования арбитража магистрали системы для управления передачей информации. Поставленная цель достигается тем, что устройство содержит элемент НЕ 1, с первого по третий элементы И 2-4, с ,первого по И-й триггеры 5.1-5 Л первой группы, где И - число процессоров Изобретение относится к вычислительной технике и может быть использовано для управления передачей информации в резервированных многопроцессорных вычислительных системах, построенных на базе системного интерфейса И 41, 20Целью изобретения является упрощение устройства за счет использования арбитража магистрали системы дляуправления передачей информации.На фиг.1 представлена схема уст 25ройства; на фиг.2 - временная диаграмма захвата магистрали процессоромсистемы, имеющим первый порядковыйномер,Устройство содержит элемент НЕ 1, 30с первого по третий элементы И 2-4,с .первого по М-й триггеры 5.1-5.Бпервой группы, где И - число процессоров в резервированной многопроцессорной вычислительной системе, группу из И элементов ИЛИ 6.1-6,11, дешифратор 7, с первого по Н-й триггеры 8.1-8.М второй группы, счетчик 9,элемент ИЛИ 10, элемент ИСКЛЮЧАЮЩЕЕИЛИ 11, триггер 12, вход 13 синхронизации устройства, вход 14 установзл в исходное состояние устройства,первая группа информационных входов15 устройства, вторая группа информа.45ционных входов 16 и вход 17 режимаустройства, вход 18 признака занятости магистрали устройства с первогопо Н-й входы 19,1-19.И разрешения захвата магистрали устройства, с первого по Н-й входы 20,1-20.М запроса 50магистрали устройства, выход 21 запроса прерывания первого уровня устройства, выход 22 запроса прерываниявторого уровня устройства, выход 23признака запрета предоставления магистрали устройства, выход 24 признака разрешения захвата магистралиустройства,в резервированнои мноопроцессорноивычислительной системе, группу из Иэлементов ИЛИ 6.1-6 И, дешифратор 7,с первого по И-й триггеры 8.1-8.М второй группы, счетчик 9, элемент ИЛИ10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, триггер 12. 2 ил,Устройство работает следующим об. разом.Сигналом низкого уровня на вход 14 установки в исходное состояние счетчик 9 и триггеры 5 и 8 устанавливаются в нулевое состояние, а триггер 12 - в единичное. На выходах 21 и 22 устанавливаются сигналы низкого уровня, на выходах 24 и 24 - сигналы высокого уровня.На счетный вход счетчика 9 через вход 13 синхронизации поступают импульсы. Емкость счетчика выбирается исходя из конкретного случая применения системы и определяется требова. нием к периодичности выполнения заданий, требующих высокой достоверности вычислений. После заполнения счетчика 9 на выходе 21 вырабатывается импульс высокого уровня, который поступает на входы прерываний первого уровня всех процессоров. Процессоры приступают к выполнению идентичных заданий, Результаты вычислений процессоры заносят в буфер вывода, который располагается в памяти каждого процессора. После окончания вычислений и организации буфера процессоры сообщают об этом устройству управления передачей информации, Для этого каждый процессор захватывает магистраль и записывает в определенный триггер 5 единицу. 11 ервый процессор производит запись в триггер 5.1, второй процессор - в триггер 5.2, И-й процесор - в 5.И. При выполнении записи каждый процессор устанавливает сигнал высокого уровня только на одном входе 15.1 15.215.И. Сигнал записи, поступающий с выходов элементов ИЛИ 6.16.И, формируется индивидуально для каждого кз триггеров. Таким образом, в каждыи из указанных триггеров может произвести запись только один из процессоров.5 15629Рассмотрим формирование сигналов записи в триггеры 5.15.М на примере первого процессора системы. Сигналом низкого уровня на входе 19.15 процессору разрешается овладеть магистралью. Этим сигналом триггер 8.1 по Я-входу устанавливается в единичное состояние и на его инверсном выходе устанавливается сигнал низкого уровня. Процессор захватывает системную магистраль и устанавливает на входе 18 признака занятости сигнал низкого уровня. Затем процессор устанавливает на входе 16 код адреса устройства управления передачей и сигналом низкого уровня на входе 17 режима включает дешифратор 7, На выходе дешифратора 7 появляется сигнал низкого уровня. Так как на обоих входах 20 элемента ИЛИ 6.1 присутствуют сигналы низкого уровня, на его выходе выраба-. тывается сигнал низкого уровня. Задним положительным фронтом этого сигнала информация с входа 15.1 записывается 25 в триггер 5.1. Информацию на входе 151 устанавливает первый процессор.После этого первый процессор освобождает магистраль и устанавливает на входе 18 занятости высокий уро вень сигнала. Положительным фронтом сигнала на этом входе триггер 8.1 устанавливается в нулевое состояние и на его инверсном выходе устанавливается сигнал высокого уровня. Так как сигналы на входах 19 имеют недостаточную длительность, то триггеры 8 позволяют сохранить информацию о номере процессора, осуществляющего запись в один из триггеров 5, 40 23 Таким образом, процессоры, выполнившие передачу первого слова информации, не начинают передачу второ. гс, слова, пока на выходе 24 установлен низкий уровень сигнала. В этом случае на входах 20 запроса магистрали присутствуют как сигналы высокого уровня, так и сигналы низкого уровня, На выходе элемента ИЛИ 10 присутствует сигнал высокого уровня,После того, как все процессоры сообщат устройству управления о своей готовности к передаче (запишут единицы во все триггеры 5), на выходе элемента И 2, а значит, и на выходе 22 установится сигнал высокого уровня. Этот сигнал, проинвертированный элементом НЕ 1, устанавливает счетчик 9 в нулевое состояние,Сигнал с выхода элемента И 2 поступает на один из входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 и на выходе 23 устройства устанавливается сигнал низкого уровня, которым запрещается предоставление магистрали процессорам.Сигнал высокого уровня с выхода 22 поступает на входы прерываний второго уровня всех процессоров. Процесссры начинают выполнение подпрограь 1 мы передачи информации по магистрали.Каждый процессор начинает шинныйцикл передачи первого слова информации из буфера вывода, Для этого процессоры выдают на входы 20 запросамагистрали сигналы низкого уровня ивходят в состояние ожидания. Наличиена всех входах 20 запроса магистралисигналов низкого уровня свидетельствует о том, что все процессоры находятся в шинном цикле передачи первого слова информации, В этом случаена выходе элемента ИЛИ 10 вырабатывается сигнал низкого уровня, которым триггер 12 по К-входу устанавливается в нулевое состояние, При этомна выходе 23 устанавливается сигналвысокого уровня, а на выходе 24сигнал низкого уровня,Сигналом с выхода 23 разрешаетсяарбитраж магистрали, и процессоры,в порядке присвоенных им приоритетов,осуществляют передачу первого словаинформации по магистрали.Сигнал на выходе 24 устанавливаетфлаг во всех процессорах. Процессор,передавший слово, начинает анализировать этот флаг. При нулевом значении флага передачи следующего слова по магистрали не разрешается. Приединичном значении флага процессорвыбирает из своего буфера вывода следующее слово и начинает шинный циклпередачи его пб магистрали. После того, как последний процессор выполнит передачу первого слова информации и установит свой сигнал запроса магистрали в высокое состояние, на выходе элемента И 3 установится сигнал высокого уровня, положительным фронтом которого триггер 12 устанавливается в единичное состояние, На выходе 23 устанавливается сигнал низкого уровня, а на выходе 24 - сигнал высокого уровня.Сигналом с выхода 23 запрещаетсяпредоставление процессорам системной магистрали,Сигналом с выхода 24 устройство5разрешает процессорам начать шинный цикл передачи второго слова информации по магистрали.Описанный цикл работы устройстваповторяется при передаче каждого слова информации из буфера вывода,После передачи всего содержимогобуфера вывода каждый процессор сообщает об этом, записывая в соответствующий триггер 5 логический "О."Установка в нулевое состояние одного из триггеров 5 приводит к уста"ковке на выходе 22 сигнала низкогоуровня, На этом устройство управления заканчивает свою работу.20Установка в нулевое состояние остальных триггеров 5 производится процессорами уже в распределенном режиме,Сигнал низкого уровня с выхода эле мента И 2 инвертируется элементомНЕ 1 и разрешает работу счетчика 9,Таким образом, устройство управляет арбитражам магистрали и использует в своей работе сигналы занятости, запроса и разрешения магистрали. Использование протокола интерфейса И 41, перевод мультипроцессорной системы из распределенного режимав резервированный режим и использование программных средств позволяют исключить опрос всех источников информации, настройку промежутка времени,необходимого для источника передачиИнформации, анализ состояния общей 40магистрали и механизма завершения "продолжения интервала,Формула из обретенияУстройство управления передачейинформации в резервированной многопроцессорной вычислительной системе,содержащее счетчик, дешифратор, триггер, первую группу из М триггеров,где М - число процессоров в резервированной многопроцессорной вычислительной системе, первый и второй элементы И, элемент ИЛИ, о т л к ч а ющ е е,с я тем, что, с целью упрощения устройства за счет использованияарбитража магистрали системы для управления передачей информации, устройство содержит вторую группу из М триггеров, третий элемент И, элемент НЕ,группу из М элементов ИЛИ и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, причем информационные входы с первого по М-й первойгруппы устройства подключены соответственно к информационным входам триггеров с первого по М-й первой группы,выходы которых подключены к входампервого элемента И, информационныевходы второй группы устройства,подключены соответственно к информационным входам дешифратора, выход которого подключен к первым входам элементов ИЛИ с первого по М-й группы,выходы которых подключены соответственно к входам синхронизации тригге"ров с первого по М-й первой группы,вход режима и вход признака занятости магистрали устройства подключенысоответственно к входу синхронизациидешифратора и к входам синхронизациитриггеров с первого по М-й второйгруппы, инверсные выходы которых подключены соответственно к вторым входам элементов ИЛИ с первого по М-йгруппы, входы с первого по М-й запроса магистрали устройства подключены соответственно к входам второгоэлемента И и входам элемента ИЛИ, выходы второго элемента И и элементаИЛИ подключены соответственно к входусинхронизации и к входу установки в"О" триггера, выход которого подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и к выходу признака разрешения захвата магистрали устройства,входы с первого по М-й разрешения захвата магистрали которого подключенысоответственно к входам установкив "1" триггеров с первого по М-й второй группы, вход синхронизации устройства подключен к счетному входу счетчика, выход которого подключен к выходу запроса прерывания первого уровня устройства, вход установки в исходное состояние которого подключен квхоцам установки в "О" триггеров первой и второй групп, к входу установки в "1" триггера и к первому входутретьего элемента И, выход которогоподключен к входу установки в "О"счетчика, выход первого элемента Иподключен к входу элемента НЕ, выходу запроса прерывания второго уровня устройства к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которогоподключен к выход признака запретапредоставления магистрали устройства,выход элемента НЕ подключен к второмувходу третьего элемента И.562923 оставитель В.Смирновехред Л.Сердюкова орректор Н,р и кая ираж 564 И Госуд мите ственного 113035,скв роизводственно-издательский комбинат "Патент", г, Ужгород,гарина, 10 едактор Н аказ 1066 Щ 7 д Выонг гедИ Подписноепо изобретениям и открытиям при ГКНТ СССР