Устройство для сопряжения в резервированной многопроцессорной системе

(21) 43 (22) 28 (46) 15 (72) В, (53) 68 (56) Па кл, С 0Аэто М 4414 ст 1982, СССР6, 1987,57) Изоб ительной тение относится кехнике и может бьв АСУ ТП, Цельются повышение над вычисть ис- изобрельзова ени жности и снижение врсистемы, Предодержит шинные 11, блоки маж 12, блоки конхронизации 7,мени восстан н оженное устро формирователи ритарных элем роля 6, 13, б 8, блоки стра ство со-4, 10, нтов 5,ки ро ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ В РЕ ЗЕРВИРОВАННОЙ МНОГОПРОЦЕССОРНОЙ СИСТЕМЕ 9, 14Устройство сопрягает три идентичных процессора с тремя идентичными наборами внешних устройств. Трипроцессора выполняют одинаковые инструкции (счет) и передачу через уройство сопряжения информации (результатов вычислений) после мажори.тарной обработки в адрес внешних устройств, Данные от трех наборов внешних устройств (например, ОЗУ) также) сступают в устройство сопряжения,гдепроисходит их мажоритарная обработка, и далее в адрес трех процессоров. Принимаемая и выдаваемая информация в предлагаемом устройствеконтролируется соответственно блоками контроля, Моменты приемаи выдачиинформации при отсутствии искаженийстробируются соответственно двумяблоками стробирования, Два блока синхронизации управляют работой устройства при приеме-выдаче информации,16 ил,1501079 Ялиродна гулирадно гтередиеао рронюц Составитель В,Сычев Редактор Л,Пчолинская Техред М,Ходанич Корректор И,Мускаписно ЯТ СССР кя /5 роизводственно-издательский комбинат "Патент"г. Ужгород, ул. Гагарина, 1 4870/46 Тираж б 68 Государственного комитета по изобретен 113035, Москва, Ж, Раушска Зак ВНИИПИ м и отнаб.,10794 20 Устройство содержит шинные формирователя 1-4, первый блок 5.мажоритарных элементов, первый блок б контроля, первый 7 и второй 8 блоки синхронизации,первый блок 9 стробирования, шинные формирователи 10 и 11,второй блок 12 мажоритарных элементов, второй блок 13 контроля и второй блок 14 стробирования,Первый блок 5 мажоритарных элементов состоит из Б мажоритарных элементов (И - информационная разрядностьсообщений).Первый блок контроля содержит:группу из М дешифраторов 15, группуиз трех элементов ИЛИ 16, мажоритарный М элемент 17 и элемент И-НЕ 18,Первый блок 7 синхронизации образуют узел 19 монтажной разводки 3 150Изобретение относится к вычислительной технике и может быть использовано, например, в качестве центрального процессора в АСУ технологическими процессами или в АСУ в атомной энергетике, где требуется повышенная надежность.Цель изобретения - повышение надежности и снижение времени восстановления системы.На Фиг, 1 и 2 представлены функциональная схема устройства и вариант его выполнения, соответственно; на фиг, 3 - функциональная схема первого и второго блоков мажоритарных элементов; на Фиг, 4 и 5 - временные диаграммы работы устройства при выводе и вводе информации; на Фиг. 6. и 7 - функциональная схема первого блока контроля и алгоритм подпрограммы обработки прерывания йо сигналу КПРТ Н соответственно; на Фиг, 8 - Функциональная схема первого блока синхронизации; на Фиг. 9 и 10- Функциональная схема и временная диаграмма работы второго блока синхронизации соответственно; на фиг,11 и 12 - Функциональная схема первого блока стробирования и его временная диаграмма работы соответственно; на 13 - Функциональная схема второго блока контроля; на фиг, 14 - функциональная схема второго блока стробирования; на фиг, 15 и 16 - временные диаграммы работы второго блока стробирования при вводе информации и при вводе информации по прерыванию соответственно,30 35 40 45 50 55 сигналов, группа из Р мажоритарныхЪМ элементов 20 (Р - разрядность входного управления сообщением), формирователь 21, элемент ИЛИ-И 22, элементы ИЛИ 23 и 24, элемент И 25.Второй блок 8 синхронизации содержит группу из Ь элементов ИЛИ 26(Ь - разрядность выходного управления сообщением), два формирователя27 и 28, двоичный счетчик 29, элемент 30 задержки, элемент ИЛИ 31,элемент И 32, элемент ИЛИ-НЕ 33,группу из Ь мажоритарных Ъ М элементов 34,Первый блок стробирования 9 состоит из элемента 35 задержки, двухформирователей 36 и 37, триггера 38,элемента ИЛИ-НЕ 39 и элемент И 40.Второй блок контроля 13 содержитэлементы, аналогичные по своим выполняемым Функциям и составу элементам пеРвого блока контроля: группуиз дешифраторов 41, группу элементовИЛИ 42, мажоритарныйЪ М элемент 43и элемент И 44,МажоритарныйМ элемент 43 вотличие от элемента 17 осуществляет инвертирование выходного сигнала;элемент И 44 в отличие от элементаИ-НЕ 18 не инвертирует выходной сиг-.нал,Второй блок 14 стробирования(фиг, 14) содержит два элемента И 45и 46, триггер 47, элемент ИЛИ 48,элемент 49 задержки и формирователь 50.Устройство работает следующим образом.В исходном состоянии все элементы,требующие установки в исходное состояние (регистры, триггеры, счетчики), установлены. Рассмотрим работупредложенного устройства на примерахдвух циклов обмена информации цикла"Вывод" и цикла "Ввод" информации.Для выполнения любой команды процессорам в резервированной системе,в составе которой работает, предложенное устройство, требуется выполнитьхотя бы одну операцию обращения кканалу, Первой такой операцией длявсех команд является ввод данных изячейки памяти, адрес которой определяется счетчиком команд,В исходном состоянии шинные формирователи 1-3 открыты и работают врежиме "Ввод" информации (ввод поотношению к входам-выходам шинныхФормирователей 1-3), В соответствиис временными диаграммами работы(фиг. 4 и 5)сигнал К СИА Н на выходеэлементаМ 20 сигнализирует о наличии адреса не менее чем на двухмагистралях системы (входах-выходахустройства ОШ 1-3), По переднемуфронту этого сигнала Р 21 Формируется сигнал, по которому при наличииразрешающего сигнала на 3-м входеэлемента ИЛИ-И 22 через элементыИЛИ 23 и 24 открываются выходныешинные Формирователи 4, 10 и 11 устройства (т,е. переводятся по отношению к входам-выходам шинных формирователей 4, 10 и 11 в режим вывода),Разрешающий сигнал на 3-й входэлемента ИЛИ-И 22 формируется- при наличии на выходе первогоблока 9 стробирования разрешающегосигнала "Строб 1", который поступа-ет на вход Е первого блока контроля 6;- при отсутствии искажений информации в двух и более процессорах (вданном случае идентичность адреса налюбых двух процессорах), что сопровождается наличием высокого уровня В навыходе элемента ъ М 17,При наличии этих условий на выходе элемента И-НЕ 18 Формируется сигнал "Разрешениепередачи 1" (РП 1)который и разрешает открытие шинных формирователей 4, 10 и 11. При наличии искажений адреса в двух и более процессорах на выходе элемента Ъ М 17 формируется нестробированный сигнал низкого уровня "Сбой" который поступает на второй блок 8 синхронизации, где инвертируется элементом ИЛИ-НЕ 33, Сигнал "Сбой" с этого элемента поступает на вход формирователей 27 и 28 и на 1-й вход элемента И 32, По переднему фронту сигнала "Сбой 41 Фо-мироват чи 27 и 28 формируют стандартные сигналы, которые соответственно поступают на элементы ИЛИ 26 и далее в каналы процессоров на входы-выходы устройства ОШ 1-3, По первому сигналу (местный сигнал К СИП Н) заканчивается неудавшийся цикл обмена, а по второму (сигнал требования прерывания К ПРТ Н) инициируется подпрограмма повторных циклов вывода информации или ввода (фиг, 7),Каждая неудавшаяся попытка произвести цикл обмена подсчитывается всчетчике 29, При его переполнении навыходе соответствующего элемента ИЛИ26 формируется сигнал останова ОСТ Н.Если искажения адреса не произошлои шинные формирователи 4, О и 11открыты, то адрес поступает на входы 10 выходы устройства ОЯ 4, 5, 6 и далеев ЗУ, соответственно связанные с ни- .ми, По этому адресу с этих ЗУ считывается соответствующая команда и кодкоманды поступает на входы-выходы уст 15 ройства ОШ 4-6 и далее на входы-выходы шинных формирователей 4, 10 и 11Внешние устройства (в данномслучае ЗУ) помещают данные на линии ДА(в данном случае код команды) и вы 20 рабатывают сигналы К СИП Н, сигнализирующие о том, что данные (код команды) находятся в соответствующихканалах (входах-выходах устройства4-6).25 При наличии не менее двух кодовкоманды на входах-выходах устройстваОШ 4-6 с выхода элементаМ 34 передается сигнал К СИП Н, который поступает на вход аварийного окончания30 цикла обмена второго блока .4 стробирования. по которому через элементИ 45, где в цикле "Ввод".на .3-м входе имеется разрешающий потенциал, идалее через элемент ИЛИ 48 и элементЗ 5 49 по переднему фронту запускаетсяформирователь 50,С выхода формирователя 50 формируется разрешающий сигнал "Строб 2",Передний фронт строба регулируется40 элементом 49, Сброс сигнала "Строб2" происходит по окончании приемаданных (кода команды) процессорами,о чем они сигнализируют снятием сигнала К ВВОД Н.45 По сигналу "Строб 2", поступающему на вход стробирования второго блока контроля 13 при отсутствии .искажений кода команды на двух и более входах-выходах устройства ОШ 4-6 (или в50 2-х и более ЗУ, так как искажения кода команды могут происходить и междуЗУ и вторым блоком контроля 13) с выхода элемента И 44 формируется сигнал, разрешающий передачу информации55 (код команды) РП 2. По этому сигналу РП 2, поступающемуна вход разрешения передачи первогоблока синхронизации и далее на 2-йвход элемента И 25, в цикле "Ввод"с выхода элемента И 25 формируетсясигнал, по которому шинные формирователи 1-3 переводятся в режим вывода5(по отношению к входам-выходам шинных формирователей 1, 2, 3) информации.Шинные формирователи 4, 10 и 11еще ранее сигналом К ВВОД Н были переведены в режим ввода (по отношениюк входам-выходам), Процессы выводаи ввода информации идентичны и отличаются только сигналами К ВВОД Н и КВЫВОД Н, 15В случае искажения информации привводе второй блок 13 контроля вырабатывает сигнал "Сбой", который поступает в первый блок синхронизации,закрывает соответственно сигналом с 20его третьего выхода ввод искаженнойинформации в процессоры и одновременно поступает на второй блок 8 синхронизации, где в соответствий с частным алгоритмом обработки прерывания, 25представленным на фиг, 7 вырабатывается сигнал прерывания К ПРТ Н и осуществляется попытка повторного вводаинформации в процессоры,В процессе функционирования предложенного устройства взаимодействиямежду ними нет, Процессоры работаютодновременно, синхронно и самостоятельно, Работа устройства не зависитот выполняемого процессорами алгоритма и определяется целиком их управляющими сигналами, логикой работы устройства, а также вводимой (выводимой)информацией (в случае наличия сигналов "Сбой" ).40Введение в предложенное устройство дополнительно двух шинных формирователей позволяет, по сравнению спрототипом, распространить принципмажоритирования и на вводимую в процессоры информацию, что позволяетповысить надежность и при случайныхсбоях при вводе уменьшить время восстановления системы, так как сохраняет работоспособность при отказе одного из ЗУ,Введение второго блока контроляпозволяет при случайных сбоях надвух и более входах-выходах устройства ОШ 4-6 приостановить процесс вво 55да и не допустить искажения процесса Функционирования АСУ,Введение второго блока стробирования в предложенное устройство позволяет наиболее оптимально производитьконтроль вводимой информации, чтоуменьшает влияние случайных помехпри вводе информации,Формула изобретенияУстройство для сопряжения в резервированной многопроцессорной системе; содержащее четыре шинных формирователя, первый блок мажоритарных элементов, первый блох контроля, первый и второй блоки синхронизации, первый блок стробирования, при этом информационные разряды с первого по третий входов-выходов устройства соединены с соответствующими информационными разрядами входа-выхода соответствуюшего с первого по третий шинного формирователя, входные управляющие разряды с первого по третий входов-выходов устройства соединены с соответствующими управляющими разрядами соответствующего с первого по третий входов управления первого блока синхронизации, выходные управляющие разряды с первого по третий входов-выходов устройства соединены с соответствующими разрядами выхода второго блока синхронизации, информационные разряды выхода с первого по третий шинных формирователей подключены к соответствующйм разрядам соответствующего с первого по третий входов первого блока мажоритарных элементов и первого блока контроля, информационные разряды выхода первого блока мажоритарных элементов под-. ключены к соответствующим разрядам информационного входа четвертого шинного формирователя, разряды выхода- входа которого соединены с соответствующими информационными разрядами четвертого входа-выхода устройства, выходные управляющие разряды четвертого входа-выхода устройства подключены к соответствующим разрядам выхо- да управления первого блока синхро-низации, выход синхронизации передачи адреса и выход синхронизации передачи данных которого соединены с одноименными входами первого блока стробирования, выход которого подключен к входу стробирования первого блока контроля, выход разрешения передачи и выход сигнала "Сбой" которого соединены с одноименными входами первого и второго блоков син 1501079хронизации соответственно, входные управляющие разряды четвертого входа- выхода устройства подключены к соответствующим управляющим разрядам пер 5 вого входа второго блока синхронизации, первые управляющие входы первых трех шинных Формирователей соединены с нулевым потенциалом, вторые управляющие входы первых трех шинных Фор мирователей подключены к выходу ввод искаженной информации первого блока синхронизации, первый и второй управляющие входы четвертого шинного Фор - мирователя соединены с выходом вывод 15 н ввод первого блока синхронизации соответственно, а т л и ч а ю щ ее с я тем, что, с целью повышения надежности и снижения времени восстановления системы, в него введены пятый 29 и шестой шинные Формирователи, второй блок мажоритарных элементов, второй блок контроля и второй блок стробирования, причем информационные разряды пятого и шестого входов-выходов 25 устройства соединены с соответствующими информационными разрядами входов-выходов пятого и шестого шинных формирователей соответственно, выходные управляющие разряды пятого и шес того входов-выходов устройства соединены с соответствующими разрядами, выхода управления первого блока синхронизации, выход синхронизации передачи адреса и выход синхронизации пе редачи данных которого соединены с одноименными входами второго блока стробирования, входные управляющиеразряды пятого и шестого входов-выходов устройства соединены с соответствующими управляющими разрядами второго и третьего входов второго блокасинхронизации соответственно, первыйи второй управляющие входы пятого ишестого шинных формирователей соединены с выходом, вывод и ввод первогоблока синхронизации соответственно,информационные разряды выхода первого блока мажоритарных элементов подключены к соответствующим разрядаминформационных входов пятого и шестога шинных формирователей, информационные разряды выхода с четвертогопо шестой шинных формирователей подключены к соответствующим разрядамсоответствующего с первого по третийвходов второго блока мажоритарныхэлементов и второго блока контроля,информационные разряды выхода второго блока мажоритарных элементов подключены к соответствующим разрядаминформационного входа с первого отретий шинных формирователей, выходаварийного окончания цикла обменавторого блока синхронизации соединен с одноименным входом второгоблока стробиравания, выход которогоподключен к входу стробировйния второго блока контроля, выходы разрешения передачи и сигнала "Сбой" которого соединены с одноименными входами первого и второго блоков синхронизациисоответственно,