Патенты с меткой «матричное»

Номер патента: 1267408

Опубликовано: 30.10.1986

Автор: Глухова

МПК: G06F 7/52

Метки: матричное, умножения

...сумматора 14 управляют значения тетрадных переносов, сформированных при двоичном сложении в сумматоре 7 и зафиксированных в блоке 17. На каждом промежуточном такте обработки две младшие цифры с выхода сумматора 14 воспринимаются как байт результата, в заключительном такте все цифры с выхода сумматора 14 являются произведением сомножителей, Для указания этого на (1/2+4)-м такте обработки очередных сомножителей формируется сигнал на выходе 2 7 блока 18,Формула из обретения 1. Матричное устройство для умножения, содержащее регистры первого и второго сомножителей, матрицу узлов умножения, четыре двоичных сумматора, два корректирующих сумматора регистр результата, пять регистров задержки, причем выходы регистров первого и второго...

Номер патента: 1302276

Опубликовано: 07.04.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/64

Метки: матричное, производных, решения, уравнений, частных

...пять тактов старший разряд Ц к поступает на блок 2 г,куда на другйе входы поступают. величины с сумматора 3 соседних ячеек.Аналогично через пять тактов формируется величина Ц на выходе суммаггктора 3 и т.д. до последнего блока2 ш и сумматора Зш, где формируетсявеличина Ц. Если ш итерации недостаточно, то полученное значение можновновь запускать на первый блок 2 прииусловии, что ш - , в противном случае необходимо полученное на выходезначение 11задержать до прохождения всех и разрядов через блок 2и сумматор 31, При достижении требуемого числа итерации вычисления заканчиваются,На фиг. 2 приведена схема дифференцирующего устройства и сумматора,работающих в избыточной системесчисления,Блок 2 работает следующим образом,Узлы памяти таблицы...

Номер патента: 1385286

Опубликовано: 30.03.1988

Авторы: Беседин, Кильметов, Краснопольский, Лашевский, Механцев

МПК: H03K 17/00

Метки: коммутационное, матричное

...состоянию ключей коммутаторов.На чертеже приведен пример выполнения матричного коммутационного устройства 4 х 4 коммутаторов в виде функциональной схемы. 25Устройство содержит шестнадцать коммутаторов 1, каждый из которых состоит из запоминающего элемента 2 и управляемого ключа 3, четыре дополнительных запоминающих элемента 4, четыре управляемых выходных формирователей 5. В качестве запоминаю.щего элемента исполвзуется В-триггер, а в качестве управляемого ключа - МДП-транзистор. Управляющие, входы запоминающих элементов 2 и 4 соединены 35 с управляющими шинами 6 выбора столбца, а информационные входы тех же запоминающих элементов соединены соответственно с управляющими шинами 7 выбора строки и управляющей шиной 8 40 выбора коммутатора.1...

Номер патента: 1401477

Опубликовано: 07.06.1988

Авторы: Авгуль, Мищенко, Седухин, Якуш

МПК: G06F 17/16

Метки: вычисления, матричное, свертки

...в ОБ 5, на выходе умножителя.13 формируется значение ы, х которое подается на сумматор 14, навторой вход которого подается значение у, =О (фиг.2). На выходе сумматора 14 формируется значение у =у+1 1+ Ы,х,.На первом такте на первый, второйи третий входы ОБ 5, подаются соответственно элемент ит , нулевой сигнал у=О и элемент х 1, На выходе сумматора 14 ОБ 5 формируется значение у =у+ ы х,.На втором такте на первый, второйи третий входы ОБ 5 подаются соответственно элемент ю р нулевойсигнал у =О,и элемент х. На выходесумматора 14 ОБ 5, Формируется значение у, =ум х В ОБ 5 на первый, второй и третий входы подаютсясоответственно элемент И, , значениеу и х ф . На выходе сумматора 14ОБ 52 формируется значен е у(;ю =и)"уг + шх,На третьем такте...

Номер патента: 1424066

Опубликовано: 15.09.1988

Авторы: Войтеховский, Емельянов, Стасюкевич

МПК: H01H 13/702

Метки: коммутационное, матричное

...образующие зазор между платами 1 и 3. Эти элементы представляют собой штырьки 7, состоящие из стержней 8 цилиндрической формы с головками 9.При разомкнутых контактах штырьки 7 (см, фиг. 2) находятся в крайнем верхнем положении и подпружинены эластичной прокладкой 5, которая прижимается пластиной 6 к печатной плате 3При этом отверстия печатной платы 3 совпадают с отверстиями плас тины 6, Стержни 8 штырьков 7 выступают над печатной платой 3, образуя зазор между платами, который гарантирует разомкнутость контактов матричного коммутатора. 40Каждая точка пересечения проводников двух плат образует точку коммутации, которая действует при нажатии на гибкую печатную плату 1.При нажатии на какую-либо область 45 коммутационного поля происходит...

Номер патента: 1439583

Опубликовано: 23.11.1988

Авторы: Дрозд, Лацин, Панченко, Полин, Соколов

МПК: G06F 7/552

Метки: возведения, квадрат, матричное

...может быть использовано в специапизированньж вычислителях и является усовершенствовани"ем устройства по авт.св. Р 842804,Целью изобретения является повышение достоверности функционированияза счет Йиксирования неразрешенныхкодов результата,На чертеже представлена Функцио"нальная схема устройства.Матричное устройство для возведения в квадрат содержит блок 1 элементов И, блок 2 сумматоров, блок 3свертки по модулю три, элемент НЕ Ь.,элемент И 5 вход 6 аргумента вы ход 7 результата, контрольный вы, ход 8,Устройство оункционирует спеду, ющим образом,На вход 6 аргумента устройствапоступает аргумент. При этом разрядыаргумента подаются на соответству ющие лходы разрядов аргумента блока 1 элементов И и входы разрядоваргумента блока 2...

Номер патента: 1462297

Опубликовано: 28.02.1989

Автор: Волощенко

МПК: G06F 7/52

Метки: деления, матричное

...управления коммутаторами ячеек при вычислении очередных остатков, каждый р-й элемент 10 ИСКЛЮЧАЮЩЕЕ ИЛИ 5 группы совместно с р-ым элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 6 группы участвует в формировании р-й цифры частного. Значение р-й цифры частного равно "1", если /Я,/ 7 /у( 15 или "0, если/Я , /у для случая, когда знаки делимого и делителя равны. Когда знаки делимого и делителя не равны, то условие, по которому определяется р-я цифра частного, ме няется на противоположное. Последнее обеспечивается инвертированием сигналов, проходящих через группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 6, когда знак частного равен единице. 25Полусумматоры 2 и .сумматоры 3 групп обеспечивают коррекцию (округление) мантиссы частного, Необходимость округления обусловлена...

Номер патента: 1481853

Опубликовано: 23.05.1989

Авторы: Эйнгорин, Эйнгорина

МПК: G11C 11/00

Метки: матричное, многомерное, селектирующее

...группы шинв элементарной матрице; х = 1 щ: номер элементарной матрицы в40 селектируемой структуре. Входамиустройства являются входы информационных каналов первой из его матрицпервого типа,5Входные шины первой из элементарных матриц каждой селектируемойструктуры соответственно являютсяее входными нинами, Они объединеныв К групп по в шин в группе и, со Оответственно, образуют К информационных каналов, с которыми соединенаданная селектируемая структура. Каж;дый информационный канал, таким образом, состоит из ш адресных шин. 15Конфигурация групп каналов одногои того же номера во всех матрицахпервого типа одинакова, но каналыэтих групп соединены между матрицами первого типа со сдвигом их номеров 20на величину г(3., 1 с, г)....

Номер патента: 1481757

Опубликовано: 23.05.1989

Авторы: Кузин, Шамардинов

МПК: G06F 7/49, G06F 7/72

Метки: матричное, умножения

...аппаратурных затрат.На чертеже представлена схема матричного устройства для умножения,Устройство содержит вход 1 первого сомножителя устройства, вход 2 второго сомножителя устройства, матричный умно- житель 3 по модулю р, матричный умно- житель 4 по модулю (р - 1), матричный вычитатель 5 по модулю (р - 1), выход 6 младшей части произведения устройства, выход 7 старшей части произведения устройства.Устройство работает следующим образом. Со входов 1 и 2 сомножители в коде 1 из Р, где Р - основание системы счисления, поступают на соответствующие входы умножителей 3 и 4 по модулю. Так как модули отличаются на единицу, то они являются взаимно простыми. Поэтому произведение двух сомножителей может лежать в диапазоне Р (Р - 1).С выхода...

Номер патента: 1481788

Опубликовано: 23.05.1989

Авторы: Нелезен, Самойленко, Фролов

МПК: G06F 15/173

Метки: векторов, матричное, пути, соединения, формирования

...началом работы устройства.Дляпервой вершины результат хранитсяпо адресу К+б, для второй - по адресу К+,Горизонтальные линии общей шиныявляются информационными. Вертикальные шины линии являются управляющими, причем выбор выполняемой функцииопределяется количеством управляющихимпульсов, поступающих по вертикаль-,ной линии через коммутатор 10 в течение такта работы элемента 12. Количество импульсов определяется полемКИМП микрокоманды. Поле ГИ 2 определяет момент запуска генератора 33 импульсов, генератора 4 последовательности импульсов. Формат микрокоманды приведен на фиг.б. Поле СБРОС определяет режим сброса счетчика 17,поля ПР 1 и ПР 2 определяют режимыработы регистра 16 и счетчика 17 при выполнении операции удаления...

Номер патента: 1494018

Опубликовано: 15.07.1989

Авторы: Лиходед, Седухин, Соболевский, Якуш

МПК: G06F 17/16

Метки: вычисления, матричное, свертки

...блоке5 г формируется значение у = у +г+ Я 4 Хг, а В Операционном блоке 56 -значени У = У )+И)Х),На втором такте на входы 34 и 1 зподаются соответственно элементы Х ьи Я г. При этом в операционном блоке54, формируется значение 76 ы уб+Щ (г)10) 6фг+" гХЙа третьем такте на вход 14. по"дается элемент Я При этом в операционном блоке 54 г Формируется энаИ И)че ие Уз У+ ЯХ З, в ОпеРаЦионном50 55 сп) подключен к второму информа 5 1 О 15 20 25 30 35 40 45 блоке 5 - значение У= У)+ Я Х5 ф г гв операционном блоке 5 - значениеНа четвертом такте на вход 3 по 43дается элемент Х .При этом на операционном блоке 5) Формируется значе(4) (ние У = У 6 + ЦХ 4, в операционномблоке 54 - значение У 4 = У 4 +ЯдХЗ,И) 2)в операционном блоке 5 -...

Номер патента: 1509881

Опубликовано: 23.09.1989

Авторы: Дрозд, Лаздин, Огинский, Полин, Титаренко

МПК: G06F 7/552

Метки: возведения, квадрат, матричное

...р бр, которые поступают на вторые входы соответствующих сумматоров 2 третьего столбца. На третий вход пятого сумматора 2 третьего столбца поступаетразряд операнда бр, При этом определяются последующие разряды результата, поступающие с вторых выходов сумматоров 2 третьего столбца и первого выхода пятого сумматора 2 третьего столбца соответственно на выходы устройства с седьмого по двенадцатый.Кроме того, десять старших разрядов результата поступают соответственно на входы блока 3 свертки по модулю три, При этом блок 3 определяет остаток от деления результата на три, Код остатка поступает на входы первого сумматора 4 по модулю два, а также на входы сумматора 5 по модулю два. Сумматор 5 принимает единичное значение при нечетном количестве...

Номер патента: 1509920

Опубликовано: 23.09.1989

Авторы: Грицик, Кисиль, Паленичка, Стрямец

МПК: G06F 15/173

Метки: вычислительное, матричное

...24 командвычислительных ячеек в каждой строкематрицы позволяет производить записьпрограммы в последовательном коде дополной загрузки программы в ячейки,При повторном цикле записи программы в вычислительные ячейки на элементах ИСКЛЙЧА 1 ОЩЕЕ ИЛИ 9 происходитсравнение кода команд, записанных врегистры 24 команд вычислительныхячеек, с повторно записываемыми кодами команд, на выходе 11 элементаИЛИ 10 формируется сигнал ошибки записи программы. По окончании повторного цикла записи программы сигнал,подаваемый на вход 21 выбора режимаработы матрицы, переводит матрицув режим выполнения операций.Входной поток данных поступаетна входной регистр 1 через коммутатор 2 в зависимости от кода, подаваемого на управляющие входы 16 и...

Номер патента: 1511748

Опубликовано: 30.09.1989

Авторы: Золотовский, Коробков

МПК: G06F 7/52

Метки: деления, матричное

...ячеек 5 отыскивает первый остаток О,.5151 Х-У, если воп У = вщп Х, Х+У, если вСп Увдп Х. Старшие 3 разряда 0 формируются в виде однорядного кода О , последующие - двухрядного кода О, . Однорядный код Ои знак делителя поступают в блок 6. Блоки 6 первой и последующих строк формируют на выходе 33 сигнал равенства знаков С 1 и на выходе 34 сигнал ненулевого значения разряда частного С 2, причем С 1 = 1, если вцп У = в 3.дп ОС 2 = 1, если О; ФО,ОО и О 1,11.Все последующие строки ячеек 1 формируют очередной остаток по алгоритму: 20;+У, если С 1=1, и С 2=1,20; -У, если С 1=1 и С 2=1,20 если С 2=0. Три старших разряда остатка О , представляются в виде однорядного кода. Остальные разряды О,+, представляются в виде двухрядного кода. Частное 2...

Номер патента: 1520512

Опубликовано: 07.11.1989

Авторы: Валуйский, Дрозд, Нестеренко, Полин, Романкевич

МПК: G06F 7/552

Метки: возведения, квадрат, матричное

...2 третьего столбца поступает разряд операнда бр. При этом определяются последующие разряды результата, поступающиес вторых выходов сумматора 2 третьего столбца и первого выхода пятогосумматора 2 третьего столбца соответственно на выходе устройства с седьмого по двенадцатый,Кроме того, все разряды результата поступают соответственно на входыблока 3 свертки по модулю семь. Приэтом блок 3 определяет остаток отделения результата на семь, Код остатка поступает на входы элементаИЛИ 4, а также на входы блока 5свертки по модулю два. Блок 5 принимает единичное значение при нечетном количестве единиц в коде остатка.Это значение инвертируется элементомНЕ б и устанавливает выход элементаИ 7 в нулевое значение по первомувходу. По второму входу...

Номер патента: 1541599

Опубликовано: 07.02.1990

Автор: Волощенко

МПК: G06F 7/52

Метки: вычислительное, матричное

...зобс с с с с 25Код поправки формируется на выходах коммутаторов 18 узлов 1 и поступает для суммирования на вторые входы сум-, маторов ячеек 2 первой строки матрицы, Вычисление каждого информационного 30 разряда кода поправки происходит на элементах ИСК 3 ЮЧАЮ 11 ЕЕ И 3 И 19 (операция а,ЮЬ;), элементе ИСКЛЮЧАЮЦЕЕ И 3 И 22 (операция Ь;ЙЬ;,) и элементеИ-НЕ 21.Вычисление частичных произведений выполняется на элементах ИСКЛЮЧАЮЦЕЕ ИЛИ 34 и И 35 каждой рз строк ячееек 2 матрицы, управляемых сигналами с выходов коммутатора 23 и элемента ИЛИ 40 24 соответствуюцего этой строке узlла 1, При Ь,=+1 на выходе коммутатора 23 и элемента ШП 24 формируется код 01, при Ъ; =-1 формируется код 11, а при Ь =(3 этот код равен 10 или 00, 45 Сами же Ь;...

Номер патента: 1569965

Опубликовано: 07.06.1990

Автор: Нестеренко

МПК: H03K 17/00

Метки: коммутационное, матричное

...информационных линиях коммутаторов матричного комму гационного устройства объединены в одноименный вход 25 матричного коммутационного устройства, а входы 26 установки направлений в вертикальных информационньгх линиях коммутаторов матричного коммутационного устройствав одноименный вход 26 матричного коммутационного устройства,Первые адресные входы 13 коммутаторов объдинены в первую адреснуюшину 13 матричного коммутационногоустройства, а вторые адресные входы14 коммутаторов объединены во вторуюадресную шину 14 матричного коммутационного устройства.Матричное коммутационное устройство функционирует следукицим образом, 25На входы матричного коммутационного устройства (фиг, 4) подаетсяинформация из состава команды программы коммутации...

Номер патента: 1579794

Опубликовано: 23.07.1990

Автор: Стрекалов

МПК: B41J 2/22

Метки: матричное, печатающее

...на ный вым лентых 80 рав- стаормула изобретения ное печатающее устроиство, сокорпус, закрепленные в корпусе нцами две прь плоских нй .вл - ;нные;:.",аж:;ой из нар пру 1 ечатающих элементов и противотему, а т,: же установленный в воз:,.ожностью взаимодействия г чзтающих элементов и противотеи.: кгланковь 1 й привод, т;н те "1, что, с целью повышения и и качества печати, пружины8-образной формы, их вторые ;еплены в корпусе, г,блок псчаементов и противовесная система ы к средней части пружин. Матрич держащее одними ко жин, уст;и жин блок г весную си. корнее с блоком пе зоь ного ных ни аю ве ноа .нс чаю,иееея надежност выполнены концы зак тающих эл прикреплен тичную уста режиОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ...

Номер патента: 1587541

Опубликовано: 23.08.1990

Автор: Зайкова

МПК: G06F 17/16, G06F 7/38, G06F 7/58 ...

Метки: вычислительное, матричное

...устройства поступают младшие (и+щ)7541 6 50 55 5 158 разряды полииома - делимого, Старший (и+ш+1) разряд полинома-делимого поступает на вход 15 первой строки матрицы. На входы 10 устройства поступают щ младших разрядов поли- нома-делителя. Результат операции деления ш-разрядный остаток от деления полиномов образуется на выходах 22 последней строки матрицы,Формула изобретения 1, Матричное вычислительное устройство, содержащее матрицу размером щхи вычислительных блоков, где ш и и - разрядность операндов, причем 1-й вход коэффициентов примитивного полинома устройства (где 1 = 1ш) подключен к первым информационным входам вычислительных блоков 1-го столбца матрицы, вход режима устройства подключен к входам режима вы;числительных блоков...

Номер патента: 1598145

Опубликовано: 07.10.1990

Авторы: Беседин, Кильметов, Механцев, Чеботарев

МПК: H03K 17/00

Метки: коммутационное, матричное

...входом 26 коммутатора, Выход триггера 23 является выходом 14 регистра 5 состояния. Входы элемента И - НЕ 24 подключены соответственно к инверсному входу 27 коммутатора и к выходу ЯС-цепочки25, которая включена между шинами питания и земли.Устройство работает следующим образом,Настройка коммутатора осуществляется с помощью последовательности сигналов, подаваемых на шины 9 и 10 выборастроки и столбца. При совпадении сигналов,поступающих по этим шинам, соответствующий запоминающий элемент 16 коммутационного элемента 1 устанавливается в состояние, обеспечивающее открытое состояние ключа 17, При наличии сигнала навыходе соответствующего входного формирователя 2 на выходной шине 7 соответствующего столбца появляется коммутирующий сигнал,...

Номер патента: 1608653

Опубликовано: 23.11.1990

Авторы: Дрозд, Полин, Попов

МПК: G06F 7/552

Метки: возведения, квадрат, матричное

...матрицаюнкций разрядов операнда, Номерабцов и строк матрицы являются номи разрядов операнда, а на пере"нии этих "толбцов.и строк симво-.Х обозначены соответствующиеюикции, В полной матрице конъюнквыделена треугольная матрица Аасываемых разрядов. Конъюнкцииицы А не участвуют в вычисленииати старших разрядов результа 86536та, и их контрольный код по модулютри должен быть учтен при контроледанного устройства. В полной матрице5конъюнкций выделены ромбовидные фрагменты, которые обозначены в порядкеубывания площадей через а,Ь,с,й и е.Конъюнкции 11 р 1 р, 9 р Зр, 7 р 5 р,5 р 7 р, Зрф 9 р и 1 р ф 11 р объединены вофрагмент У, Контрольный код треугольной матрицы А отбрасываемых разрядов вычисляется как алгебраическаясумма контрольных кодов по...

Номер патента: 1619260

Опубликовано: 07.01.1991

Авторы: Дрозд, Колмар, Полин

МПК: G06F 7/552

Метки: возведения, квадрат, матричное

...При неисправной работе устройства единичное значение с выхода триггера 9 обеспечивает инвертирование разрядов результата 1 рр, Зрррр на сумматорах 3.1-3.11 по35 модулю два. Блок 4 свертки по модулю три и сумматор 3.1 по модулю два группы формируют на инверсном значении результата инверсное значение контрольного кода. При правильной ра боте блоков контроля одно запрещенное значение переходит в другое, инверсное ему запрещенное значение конт-. рольного кода и сигнал на выходе элемента И 8 подтверждает свое единичное значение, третий сумматор 7 по модулю два сравнивает сигнал на выходах элемента И 8 и триггера 9 и результат сравнения записывается по заднему фронту синхросигнала СИ в регистр 11 контроля через его второй информационнлй...

Номер патента: 1656596

Опубликовано: 15.06.1991

Авторы: Домбровский, Иванов

МПК: G11C 13/04

Метки: записи, изображений, матричное, матричном, устройстве, фотоприемное, фотоприемном

...отношением частот генераторовном фотоприемном блоке заключается в 2 и 3, При равенстве этих частот матрицатом, что за время записи одной фотоприе- работает в обычном режиме, Наличие внешмой ячейки осуществляется многоразовое него элемента памяти, управляемого синхизмерение сигнала, для чего производят 30 ронно с опросами ячеек, дает возможностьмногократный заряд емкости ячейки в про- представлять полученный сигнал с постоянцессе регистрации, а накопление сигнала ным временем измерения, удобным дляпроизводят на внешнем элементе памяти внешних регистрирующих устройств, Ана(емкости С аналогового коммутатора 7). логовая форма выходного сигнала позволяПри периодической установке фотоприем ет проводить быстрый визуальный анализных...

Номер патента: 1657964

Опубликовано: 23.06.1991

Авторы: Жебрайтис, Кузнецов, Мельников

МПК: G01D 15/16

Метки: матричное, печатающее

...краски 5, которая находится на носитель 4 записи. При этом благодаря тому, что четвертая пластина 12 выполнена цесмачивающейся, краска 5 це попадает на ее поверхность, расположенную со стороны носителя 4 4 О записи. Последнее предотвращает эагрязцение поверхности носителя 4 записи.Использование изобретения наряду с повышением качества печати позволяет также обеспечить уменьшение габаритов матричного печатающего устройства.Формула изобретения11 атричцое печатающее устройство, содержащее первую и вторую пластины, установленные параллельно одна другой между магнитным блоком и носителем записи и размещенные нижними час - тями и краске, расположенной в сосуде, и иглы, установленные перпендикулярно поверхностям первой и второй пластин с...

Номер патента: 1686439

Опубликовано: 23.10.1991

Авторы: Волощук, Дрозд, Лацин, Полин, Шипита

МПК: G06F 7/552

Метки: возведения, квадрат, матричное

...ИСКЛЮЧАЮЩЕЕ ИЛИ 5 группы появляется операнд Х, а при низком уровне - Х. Результат Х принимается регистров211 результата, а на первом сумматоре 12 45 вычисляется разность Х - Х . На втором сумматоре 13 вычисляется выражение Х - Х + 2"Х + Х + 1, или Х - Х+ (2" - 1)Х, 2" - 1)Х поступает на вход второго слагаемого сумматора 13. 50Поскольку Х - Х = (Х - Х)(2" - 1), то Х - Х + (2" - 1)Х=: (2" - 1)Х, Так как (2" - 1)Х = 2"(Х)+ (Х -1), то на схеме 14 сравнения (см, фиг. 2) поразрядно сравниваютсяя старшие и младшие разряды суммы, 55 вычислеНной вторым сумматором 12, Одновременно, так как (2" - 1) Х = 2(Х - 1) + Х + 1, на регистр 2 операнда принимается следующий операнд Х + 1, Поскольку а начале контрольного режима Г(= О, то Х будет...

Номер патента: 1695319

Опубликовано: 30.11.1991

Авторы: Батюк, Грицык, Луцык, Опотяк, Паленичка, Чопко

МПК: G06F 17/16, G06F 7/00

Метки: вычислительное, матричное

...(вычислений) производится по сигналу с управляющего выхода блока управления 10,поступающему на вход выбора режима матрицы. Перед началом решения задачи программа вводится в регистры команд матриц3 и 4 иэ блока 9 памяти программ через регистр 7 микрокоманд. Хранение программО в процессе решения производится в регистрах команд ячеек матриц 3 и 4. Последовательное соединение регистров команд ячеек в каждой строке матриц, а также последовательное соединение последнего регистра команд предыдущей строки с первым регистром команд последующей строки матриц позволяет производить запись программ в последовательном коде до полной загрузки программы в ячейки. Регистр микрокоманд 7 служит в качестве буферного регистра, преобразующего команды,...

Номер патента: 1802367

Опубликовано: 15.03.1993

Авторы: Огреб, Соколов

МПК: G06E 3/00

Метки: вычислительное, матричное, оптическое

...в ответвлении 21 на М = М х М световых2потоков с интенсивностью, равной 2 (усл. ед,). Световые потоки с выходов оптических волокон ответвления 2 поступают на соответствующие участки (ячейки) транспаранта 31, где записаны иэображения единичной матрицы 1. С выхода транспаранта 31 изображение матрицы 1 в плоскости ОХУ удвоенной интенсивности поступает на входы оптических волокон ответвления 22. В ответвлении 22 световой поток с изображением единичной матрицы разветвляется на два, поступающие через ответвление 2 з в ответвление 24 и непосредственно на вход АЗ 41. В цепи последовательно соединенных оптических элементов "41-32-42-Ззз" происходит последовательное умножение матричного изображения на входе АЗ 41 на матрицы, определяемые...

Номер патента: 1833890

Опубликовано: 15.08.1993

Авторы: Гейвондян, Петров, Пузанков

МПК: G06F 15/31

Метки: вычислительное, матричное

...ячеек соответствующей строки матрицы. Результат коньюнкции поступает на первый вход двоичного сумматора 6, на второй вход которого, совпадающего со вторым входом вычислительной ячейки, поступает результат двоичного сложения предыдущей строки матрицы, а выход двоичного сумматора, совпадающий с первым выходом вычислительной ячейки, поступает на двоичный сумматор последующей строки матрицы. На вторые входы вычиСлительных ячеек первой строки матрицы поступают сигналы значения "О", а первые выходы вычислительных ячеек последней строки матрицы поступают на выходы 10 устройства соответствующего столбца матрицы и являются символами синдрома ошибок фх), Таким образом, на первом этапе декодирования получается результат умножения принятого...

Номер патента: 1690513

Опубликовано: 15.07.1994

Авторы: Быстрицкий, Цыбин

МПК: H01L 27/118

Метки: базовое, матричное

1. БАЗОВОЕ МАТРИЧНОЕ УСТРОЙСТВО, включающее базовый матричный кристалл с блоками ячеек матрицы и расположенные по периметру кристалла блоки ячеек выходных буферных каскадов, отличающееся тем, что, с целью повышения надежности и снижения рассеиваемой мощности, оно дополнительно содержит блоки ячеек устройства управления выходными буферными каскадами, расположенные между блоками ячеек буфера и блоками ячеек матрицы.2. Устройство по п.1, отличающееся тем, что ячейки устройства управления содержат четыре последовательные цепи МДП-транзисторов, первые две из которых выполнены на транзисторах с каналом одного типа проводимости, а вторые - на транзисторах с каналом второго типа проводимости.