Матричное вычислительное устройство

ОПИСАНИЕ ИЗОБРЕТЕНИЯ у, . Д исл ретение относится ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) МАТРИЧНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО(57) Изобк выч и тельной технике и может быть использовано в электронных цифровых вычислительных машинах как программируем мый специализированный периферийныи процессор, Цель изобретения - расширение функциональных возможностей за счет перепрограммирования матрицы вычислительных ячеек. Устройство содержит входной регистр 1, входной 2 и выходной 6 коммутаторы, регистр результата 7, элемент ИЛИ 10, входной 4 и выходной 5 регистры микрокоманд, матрицу 3 вычислительных ячеек, регистр 8 состояния программных входов, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 9. Устройство позволяет программным путем наст- р раивать вычислительное устройство на решение определенного класса задач, 2 ил.3 1509920Изобретение относится к вычислительной технике и может быть использовано в электронных цифровых вычислительных машинах как программируе 5 мый специализированный периферийный процессор.Цель изобретения - расширение функциональных возможностей матричного вычислительного устройства за 10 счет возможности перепрограммирования матрицы вычислительных ячеек.На фиг.1 изображена схема матричного вычислительного устройства; на Фиг.2 - схема вычислительной ячейки 15 матрицы..Матричное вычислительное устройство содержит входной регистр 1, входной коммутатор 2, матрицу вычислительных ячеек 3, входной регистр 4 мик рокоманд, выходной регистр 5 микрокоманд, выходной коммутатор 6, регистр 7 результата, регистр 8 состояния программных входов вычислительных ячеек 8, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 9, элемент ИЛИ 10, выход 11 признака ошибки записи программы.Кроме того, устройство содержит входы 12 программные, выходы 13 программные, входы 14 данных, выходы 15 ЗО данных, управляющие входы 16 и 17 выбора направления загрузки данных, входы 18 и 19 выбора направления съема результата, вход 20 тактовых импульсов, вход 21 выбора режима ра боты матрицы.Вычислительная ячейка матрицы содержит арифметико-логический. элемент 22, элемент 23 задержки, регистр 24 команд, дешифратор 25, два комму" щ татора 26 и 27 входов, четыре комму" татора 28-31 выходов, цепь 32 циклического сдвига части регистра 24 команд, третий коммутатор 33 входа, два . элемента 34 и 35 задержки, информа ционные входы 36-39 и выходы 40-43 ячейки, первая группа выходов 44 и 45 регистра команд, управляющие выходы 46 и 47 регистра команд, настроечные входы 48 и 49 ячейки, настроечный выход 50 ячейки.Устройство работает следующим образом.Перед началом решения задач производится запись микрокоманд во вход ной регистр 4 матричного вычислительного устройства, затем производится перезапись микрокоманд с входного регистра устройства через настроечные 4входы 48 ячеек последовательно разряд за разрядом в регистры 24 командпо сигналу разрешения ввода программы, подаваемому на вход 21 выборарежима работы матрицы. Последовательное соединение регистров 24 командвычислительных ячеек в каждой строкематрицы позволяет производить записьпрограммы в последовательном коде дополной загрузки программы в ячейки,При повторном цикле записи программы в вычислительные ячейки на элементах ИСКЛЙЧА 1 ОЩЕЕ ИЛИ 9 происходитсравнение кода команд, записанных врегистры 24 команд вычислительныхячеек, с повторно записываемыми кодами команд, на выходе 11 элементаИЛИ 10 формируется сигнал ошибки записи программы. По окончании повторного цикла записи программы сигнал,подаваемый на вход 21 выбора режимаработы матрицы, переводит матрицув режим выполнения операций.Входной поток данных поступаетна входной регистр 1 через коммутатор 2 в зависимости от кода, подаваемого на управляющие входы 16 и 17,производится загрузка данных в матрицу вычислительных ячеек по одному изчетырех входов матрицы. Одновременнос загрузкой данных в каждой ячейкематрицы в зависимости от кода, записанного в регистр 24 команд, произво"дится одно из следующих действий; логическое умножение, логическое умножение с инверсией, сложение по модулю два, последовательное сложение сциклическим переносом, запоминание"1", генерация константы, генерациямикроконстанты,Кроме этого, используемые в устройстве вычислительные ячейки,позволяют выполнять в каждой ячейке одновременно четыре независимых операции (транзит, логическое сложение,сдвиг на один разряд, наряду с операциями, выполняемыми арифметико-логическим элементом). Съем результатов вычислений производится по одному из четырех направлений выходов матрицы вычислительных ячеек в зависимости от кода, подаваемого на управляющие входы 18 и 19 коммутатора 6, с последнего результаты вычислений поступают на регистр 7 результата- матричного вычис/лительного устройСтва.5 150 формула из обре тенияМатричное вычислительное устройство, содержащее входной регистр, входной коммутатор, матрицу вычислительных ячеек, выходной коммутатор, регистр результата, элемент ИЛИ, информационные входы входного регистра являются информационными входами устройства, выходы входного регистра подключены, к информационным входам входного коммутатора, входы выбора направления загрузки которого являются одноименными входами устройства, выходы с первого по четвертый входного коммутатора подключены к соответствующим информационным входам матрицы вычислительных ячеек, информационные выходы с первого по четвертый которой подключены к соответствующим входам выходного коммутатора, информационные выходы которого подключены к информационному входу регистра результата, выходы которого являются выходами устройства, входы выбора направления съема выходного коммутатора являются одноименными входами, устройства, входы тактирующих импульсов и выбора режима матрицы вы 9920 6числительных ячеек являются одноименными входами устройства, о т л и -,ч а ю щ е е с я тем, что, с цельюрасширения функциональных возможностей путем обеспечения возможности перепрограммирования матрицы вычислительных ячеек, в него введены входнойрегистр микрокоманд, выходной регистрмикрокоманд, регистр состояния программных входов, элементы ИСК 370 ЧАЮЩЕЕ ИЛИ, причем входы входного регистра микрокоманд являются программными входами устройства, выходы входного регистра микрокоманд подключены к программным входам матрицы вычислительных ячеек и входам регистрасостояния программных входов, программные выходы матрицы вычислитель 2 О ных ячеек подключены к входам выходного регистра микрокоманд, выходыкоторого подключены к первым входамэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторыевходы которых подключены к выходам25 регистра состояния программных входов, выходы элементов ИСКЛ 10 ЧАЮЩЕЕИЛИ подключены к входам элемента ИЛИ,выход которого является выходом признака ошибок записи программы устройства,