Устройство для быстрого преобразования фурье

Союз СоветскиСоциалистическикРеспублик ОПИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 736113 р / =:;С,ф ы олннтельное к авт. свиЛ-ву 51) Ч. Кл. ЗаЯ влено 22, 11.77 (21) 2546163/18 нсоелнненнем ваяв 5/34 ф) Приоритет СССРдо делам изобретеии открытий публнковано 25.05.80. Бюллетень М 19та опубликования описания 30,05.8) Заявитель РОЙ ДЛЯ БЫСТРОГО ПРЕОБРАЗОВАНИУРЬЕ 5 Изобретение относится к вычислительй технике и может быть использовано устройствах вычисления спектра по горитму быстрого преобразования фурье Пф). ройства, блок умуправления, двавесовой функциителей четыре ркоммутатор слаггаемьк, причем ножения, суммрегистра ком ор, блокксной ения пеци йстсоед, инфорегистовойей,нен с л о сявыкоммутатора сомножител яюший вход которого соеди выходом блока управлени онный выход - с информац блока умножения, информ блока умножения соединен стров произведений, выхо с первыми четырьмя инф ми аходами коммутатора нформационный выход кото информационным входом равляюший вход - с трет ока управления, выход са инукакоионнымационный личество оборудования, так как для каждой арифметической операции применяется отдельный перемножитель и отдельный сумматор.Наиболее близким к изобретению техническим решением является устройство для быстрого преобразования Фурье, содержашее четыре аходных регистра, входы которых являются входами уствход ами рмаенных слагаеого сое умматооннь мых, идинен,иуп дом бл мат Известно устройство для выполи быстрого преобразования фурье, и с ализированное арифметическое устро во для операций с комплексными чи ми 1 и 2,В этих устройствах все операции действительными числами выполняют параллельно, чем обеспечивает сокое быстродействие. Недостатк занных устройств является больш Оров и рефункциивходамиуправцвторымформацивходомвыходми реги коммутатор сомножигистра произведений,аемых два регистра слпервый выход блока упн с управляющими вход умножения и сумматор те выходы двух входных гистров комплексной вес соединены с информациз 73611 ра соединен с выходом устройстве и с входами регистров слагаемых, выходы которых соединены с пятым и шестым информационными входами коммутатора слагаемых, входы регистров комплексной5 весовой функции являются ьходами устройства, выходы двух других ьходцых регистров соединены соответственно с седьмыми и восьмыми информационными ьходами коммутатора слагаемыхС 31.0Свойственное этому устройству низкое быстродействие объясняется тем, что из восьми тактов работы устройства только в течение двух тактов (третьего и четвертого) работы блок умножения и сумматор работают одновременно. В течение первых двух тактов работы устройства работает один блок умножения, в течение пятого, шестого, седьмого и восьмого тактов работы устройстваработает один сумматор. для образования промежуточных произведенийКЕС.ЪЖЕА -К Э) ДС 5 Х(ЗВА-ЗЬ;1 зс,хам:,-жьр,Р,ес,хИ к-з о), которые записываются в регистры произведений 14-17, В пятом и шестом тактах работы устройстве коммутатор 7 слагаемых подает промежуточные произведения из регистров произведений 14-17 не сумматор 9 ддя образования конечных резудьтатов %ъ Ь.,1, Зебр;+ которые подаются на выход 24. Таким образом,11 елью изобретения является повышение быстродействия без дополнительных затрат на оборудование.25Это достигается тем, что в устройство дпя быстрого преобразования фурье, содержащем четыре входных регистра чисел и два ьходных регистра комплексной весовой функции входы которых30 являются ьходами устройстве, блок умножения, сумматор, коммутатор сомножителей, коммутатор слагаемых, четыре регистра произведений, две регистра слагаемых и блок упраьпения, первый35 выход которого соединен с упраьпяющим входом коммутатора слагаемых, втооой выход - с управляющим входом коммутатора сомножитедей, информационн:ые выходы регистров комплексной весовой функции соединены с первыми двумя информационными ьходами коммутатора сомножителей, выход которого соединен с информационным ьходом блока умножения, е его выход - с ьходами регистров произведений, выходы которых соединены с первыми четырьмя информационными ьходами коммутатора слагаемых, а выходы двух входных регистров одного числе соеди- ненЫ с пятым и шестым ьходеми ком 50 мутатора слагаемых, информационный выход которого соединен с информационным входом сумматора, а выход сумматора соединен с выходом устройства и с ьходами регистров слагаемых, выходы регистров слагаемых соединены соответственно с третьим и четвертым информационными ьходеми коммутатора сомножитедей, е информационные выходы 3 4.двух ьходных регистров другого числасоединены с седьмым и восьмым информационными входами коммутатора слагаемых.Сущчость изобретения заключаетсяв том, что в четырех тактах работыустройства блок умножения и сумматорработают одновременно, что повышаетбыстродействие устройстве по сравнениюс прототипом па 25%,На чертеже представлена блок-схемаустройства. В его состав ьходят ьходныерегистры 1-4, регистры 5 и 6 комплексной весовой функции, коммутатор слагаемых 7, блок управления 8, сумматор 9,регистры слагаемых. 10 и 11, коммутатор сомножителей 12, блок умножения13, регистры произведений 14-17.Устройство выполняет следующиеоперации:РеА=Ке,А +абеб,щ = фд1+1еъ,-ес,Же-пе В,-щ;Й ; ъ 1Ъч В= эм с;Же -яевр+ес,(Фк,-ив),где А 1 - первое комплексное число;В - второе компдексное число;С 1 - компдексная весовая функция.По входам 18-23 в регистры 1.-6записываются исходные данчые Йе А 10 М А, РЕВ, 3 Ь,(ЕС,ЗтС. Коммутатор слагаемых 7 направляет на сумматор 9 входные данные для получения промежуточных сумм ЯЕ,КЖеЬ 1), (ЬпМ-Ъ 151 ), которые записываются в регистры слагаемых 10, 11, и выходных величин Ре+1, ю 1;, которые подают-, ся на выход 24. Образование этих сумм происходит в течение первых четырех тактов работы устройства. Во втором, третьем, четвертом и пятом тектех устройстве коммутатор сомножителей 12 подает соответственно на блок умножения 13 величины5 7361 в течение второго, третьего, четвертого и пятого тактов работы устройства сумматор 9 и блок умножения 13 работают одновременно. Тактовые импульсы для обеспечения работы устройства выдает блок управления 8,Таким образом, в предлагаемом устройстве цикл работы состоит из шести тактов, В четырех тактах работы устройства (втором, третьем, четвертом и 10 пятом) сумматор и блок умножения работают одновременно. Быстродействие устройства по сравнению с прототипом повышается на 25%.15формула изобретенияУстройство для быстрого преобразования фурье, содержашее четыре вход ных регистра чисел и два входных р гистра комплексной весовой функции, входы которых являются входами устройства, блок умножения, сумматор, коммутатор сомножителей, коммутатор слагаемых, четыре регистра произведений, два регистра слагаемых и блок управления, первый выход которого соединен с управляющим входом коммутатора слагаемых, второй выход - с управляющим входом коммутатора сомножителей, информационные выходы регистров комплексной весовой функции соединены с первы 13 6ми двумя информационными входами ком.мутатора сомножителей, выход которогосоединен с информационным входом блока умножения, а его выход - с входамирегистров произведений, вькоды которыхсоединены с первыми четырьмя инфОрмационными входами коммутатора слагаемых, а выходы двух входных регистров одного числа соединены с пятым ишестым входами коммутатора слагаемых, информационный выход которого соединен с информационным входом сумматора, а выход соецинен с выходом устройства и со входами регистров слагаемых, о т л и ч а юш е е с я тем, что, с целью повышениябыстродействия, выходы регистров спагаемых соединены соответственно стретьим и четвертым информационнымивходами коммутатора сомножителей, аинформационные выходы двух входныхрегистров другого числа соединены сседьмым и восьмым информациоНнымивходами коммутатора слагаемьп: Источники информации принятые во внимание при экспертизе 1. Патент США Мо 3800130кл. 235-156, опубл. 1974. 2. Авторское свидетельство СССР М 399859, кл, С 06 Р 7/38, 1971 3. Авторское, свидетельство СССР по заявке М 2309208/18-24,кл. 6 06 Г 15/34 1976 (прототип)одиисноСССР ственного комитет зобретений и откр сква, Ж, Рауш Ги аб., д 4 Филиал ППП Патент", г. Ужгород, ул ктная Составитель А. Сергеева