Патенты с меткой «адаптивный»

Номер патента: 1095133

Опубликовано: 30.05.1984

Авторы: Вавилин, Голуб, Маркевич, Романов, Сиомик, Смородинов, Трущенко, Утулов

МПК: G05B 13/02

Метки: адаптивный, регулятор

...выход подключен к входуцепи коррекции 3, Выход цепи коррекции 3 соединен с первым входом умножителя 2, включенного в цепь обратной связи ПИ-усилителя 1 так, чтовыход ПИ-усилителя 1 подключен к другому входу умножителя 2, а выход пос.леднего - в цепь обратной связи ПИ.усилителя 1, Выход ПИ-усилителя 1является выходом устройства.Адаптивный регулятор тока работает следующим образом.(Р) = (Ртэ + 1)ф Квп (1 ср)орДля получения сигнала, равного 45 Квп (1 ср), достаточно осуществить операцию Вв( ср) = Т К у Пт 1с т И"1 Вгде О - напряжение обратной связиТпо току;Т - период изменения напряжесния питающей сети; 55в - число Фаз преобразователя;время зажигания вентиля;время погасания вентиля,Это преобразование можно выполнить на сглаживающем...

Номер патента: 1095189

Опубликовано: 30.05.1984

Авторы: Ефимов, Козлов, Корнеев, Лукошкин

МПК: G05B 19/4103

Метки: адаптивный, интерполятор, линейный, цифровой

...на фиг. 2 - схема блока вычисления интервала интерполяции; на фиг. 3 - схема блока вычисления при7ращения; на фиг. 4 - схема блока формирования массива слагаемых; на фиг. 5 - схемы накапливающего сумматора; на фиг, 6 - эпюры, поясняющие работу интерполятора; на фиг. 7 и 8 - 5 эпюры сигналов основных блоков интерполятора.Устройство (фиг. 1) содержит первый 1 и второй 2.(многоразрядные) регистры сдвига с отводами длинойО ячеек, разрядность регистров соответ. ствует разрядности обрабатываемых операндов, многовходовый сумматор 3 с делением результата суммирования на 2 , третий (многоразрядный) регистр 4 сдвига длиной с ячеек, регистр 5 хранения, накапливающий сумматор 6, коммутатор 7, блок 8 вычисления интервала интерполяции блок 9...

Номер патента: 1095386

Опубликовано: 30.05.1984

Авторы: Зайцев, Попенко, Турченкова, Шадрин

МПК: H03K 13/02

Метки: адаптивный, временной, дискретизатор

...делителя напряжения параллельно соединен с первым входом управляемого усилителя и входом первого блока дискриминаторов уровней, выход которого соединен параллельно с вторыми входами первого вентиля и первого реверсивного счетчика, первый вход которого соединен с выходом первого вентиля, второй вход упРавяемого усилителя соединен с выходом преобразователя код-напряжение, третий вход соединен с первым выходом второго реверсивного счетчика, выход соединен параллельно с входами перво- го и второго преобразователей напряжение-код и второго блока дискриминаторов уровней, выход которого параллельно соединен с вторыми входами второго вентиля и второго реверсивного счетчика, первый вход которого соединен с выходом второго вентиля, выход...

Номер патента: 1095387

Опубликовано: 30.05.1984

Автор: Фардыга

МПК: H03K 13/02

Метки: адаптивный, аналого-цифровой

...первым входам первого и второгоблоков сравнения, 35На фиг. 1 изображена структурнаясхема адаптивного аналого-цифровогопреобразователя; н а фи г, 2 - диагр аммы, поясняющие его работу,Адаптивный аналого-цифровой преоб-,40разонатель содержит реверсивный счетчик 1 импульсов, выход которого соединен с входом преобразователя 2 код.аналог, выход которого соединен спервым входом блока 3 вычитания, выход которого соединен с первыми входами блоков 4 и 5 сравнения, выходыкоторых соединены с входами первоготриггера б, первый вход первого регистра 7 соединен с выходом первогореверсивного счетчика 1 импульсов,входы элементов ИЛИ 8 соединены с выходами первого и второго блоков 4 и 5сравнения, выход генератора 9 импульсов соединен с первым входом...

Номер патента: 1095429

Опубликовано: 30.05.1984

Авторы: Горохов, Пузанов, Филинский, Шеховцов

МПК: H04L 1/16

Метки: адаптивный, каскадного, кода, комбинаций, приемник

...блок 6, а также первый и второй декодеры 7., и 72, первый и второй счетчики 81 и 8 числа стираний, первый и второй блоки 9 и 9 установки режима декодирования, накопитель 10, блок 9 установки режима декодирования содержит дешифратор 9 оценки по количеству стираний, дешифратор 9 оценки по качеству канала, блок 91 З элементов И и три блока 9 , 9 , 9,элементов ИЛИ. Блок 9 установки режима декодирования содержит дешифратор 92 1 оценки.по количеству стираний, дешифратор 9 2 оценки по качеству канала, блок 92элементов И и три блока 9, 92 92элементов ИЛИ.Адаптивный приемник комбинаций каскадного кода работает следующим образом.Двухуровневый сигнал поступает на квантователь 2, где квантуется повремени, в результате чего на выходеквантователя...

Номер патента: 1102051

Опубликовано: 07.07.1984

Авторы: Арзуманян, Венскаускас, Наумов, Соколов, Черкасский

МПК: H03D 3/02, H04L 27/14

Метки: адаптивный, демодулятор, дискретных, сигналов, частотно-модулированных

...с входом четвертого,блока стробирования, причем входыпервого и второго блоков вычитанияи обоих перемножителей являются входами классификатора помех, 5На чертеже представлена структурная электрическая схема предложенного адаптивного демодулятора,Адаптивный демодулятор дискретныхчастотно-модулированных сигналов содержит четыре параллельные ветви,каждая из которых содержит последова.тельно соединенные согласованныйфильтр 1 (1-1, 1-2, 1-3, 1-4) и детектор 2 огибающей (2-1, 2-2, 2-3, 152-4), классификатор 3 помех, первый,второй, третий и четвертый коммутирующие блоки 4-7, блок 8 квадратичного сложения, первый и второй перемно-жители 9 и 10 и решающий блок 11. 20Классификатор 3 помех содержит не менее четырех параллелЪных ветвей,каждая из...

Номер патента: 1103259

Опубликовано: 15.07.1984

Автор: Кравцов

МПК: G06G 7/60

Метки: адаптивный, нейроноподобный, элемент

...памяти соцержит элемент аналоговой памяти, зарядную цепь, выполненную ввиде последовательно соединенных резистора и диода, и триггер, выходкоторого является первым выходоминтегратора, а вход соединен свходом элемента аналоговой памяти,с вторым выходом интегратора и череззарядную цепь с его входом.Интегратор длительной памяти содеркит элемент памяти, первый и второй триггеры, источник напрякенияи ключ, вход которого подключен кчсточнику ьапряжения, управляющийвход подключен к выходу первоготриггера, а выход соединен с входомэлемента памяти и входом второго 35 триггера, выход которого являетсявыходом интегратора, нход первоготриггера является входом интегратора.На чертеже приведена схема адап О тинного нейроноподобного...

Номер патента: 1104629

Опубликовано: 23.07.1984

Авторы: Ковалев, Рассудов, Соколов

МПК: H02P 5/06

Метки: адаптивный, варианты, вентильных, преобразователей, регулятор, управляемых

...второй счетчик и дополнительный КБ-триггер, выход которого, объединенный с третьим входом ключевогоэлемента, подключен к третьему входу 5формирователя импульсов, Б-вход, объФединенный с входом второго ключевогоэлемента и входом сброса счетчикасоединен через логический инверторс выходом датчика наличня тока,К-вход подключен к выходу переполнения второго счетчика, счетный суммирующий вход которого соединен черезвторой ключевой элемент с генератором,15 10 20 На фиг. 1 изображена структурнаясхема первого варианта адаптивногорегулятора; на фиг. 2 - структурнаясхема второго варианта адаптивногорегулятора; на фиг. 3 - временнаядиаграмма работы устройства (цифрыобозначают элемент, на выходе которого существует данный сигнал).Адаптивный...

Номер патента: 1109899

Опубликовано: 23.08.1984

Авторы: Аллахвердов, Закон, Исмаилов, Каллиников

МПК: H03K 13/02

Метки: адаптивный, аналого-цифровой

...последовательности импульсов, на информационный вход регистра 9. На выходе регистра 9 последовательность импульсов Г (г.) появляется с задержкой, равной Т = И 10, где И р - ем кость в битах регйстра 9. Задержанная последовательность импульсов Г(С - Т) поступает на третий вход блока 12, который путем синхронизации одной последовательности - передним фронтом, а другой - задним фронтом тактовых импульсов поступающих с выхода генератора 10 на второй вход блока 12, обеспечивает сдвиг совпадающих во времени импульсов входных последовательностей, что необходимо для нормальной работы реверсивного счетчика 1 с раздельными входами. На счетный вход "Сложение" реверсивного счетчика 1 поступает входная последова тельность импульсов Г(С), а на...

Номер патента: 1109916

Опубликовано: 23.08.1984

Авторы: Кузьминский, Лавренюк

МПК: H04B 1/10

Метки: адаптивный, компенсатор, помех

...цели в адаптивный комненсатор помех, содержащий первый Н -входовой сумматор, к 1 -му (где 1 = 1,), входу которого подключен выход 1 -го весового усилителя, первый вход которого является входом 1 -го опорного сигнала, а второй вход подключен к выходу -го блока управления весовым коэффициентом, первый вход которого объединен с первым входом 1 -го весового усилителя, а второй вход объединен с вхоДами остальных блоков управления весовым коэффициентом, выход первого М -входового сумматора подключен к первому входу вычитателя, второй вход которого является входом основного сигнала, а также усилитель, введены второй Н -входовой сумматор, И элементов задержки, М умножителей, линия задержки, два перемножителя, накопитель, регулируемый...

Номер патента: 1113875

Опубликовано: 15.09.1984

Авторы: Дебальчук, Косарев

МПК: H03D 3/02

Метки: адаптивный, детектор, частотный

...подключены квходу частотного детектора черезлинию задержки, а вторые входы " че"рез фаэовращатели, при этом выходысумматоров соединены через последова тельно соединенные регулируемые усилители и амплитудные детекторы с входами блока вычитания и с входами третьего сумматора, выход которого прд"ключен к управляющим входам регулируемьм усилителей1.Недостатком известного ЧД является возникновение искажений детектируемого сигнала при приближении несущей частоты входного ЧМ-сигналак краю дискриминационной характеристики.Наиболее близким по техническойсущности к предлагаемому являетсяадаптивный ЧД, содержащий последовательно соединенные линию задержки,первый сумматор, первый амплитудный детектор, первый блок вычитания,первый инвертор, первый...

Номер патента: 1116537

Опубликовано: 30.09.1984

Автор: Галченков

МПК: H03H 21/00

Метки: адаптивный, фильтр

...является третьим входом решающего блока, а выход подключен к другому входу первого блокавычитания, а также первого блокакомплексного сопряжения, входы ко-.1,торого являются вторым входом решающего блока, а выходы подключены16537 50 55 5 1 О 15 20 25 30 35 40 45 к другой группе входов второгоблока умножения, и второго блокакомплексного сопряжения, вход которого подключен к выходу сумматора,а выход является выходом решающегоблошка.На чертеже представлена структурная электрическая схема адаптивногофильтра,адаптивный фильтр содержит блок1 дискретного преобразования Фурье(ДПФ) 1, блок 2 перемножения, блок 3деления, блок 4 нормирующих коэффициентов, блок 5 формирования весового коэффициента, сумматор 6, вычитатель 7, распределители 8 и...

Номер патента: 1121784

Опубликовано: 30.10.1984

Авторы: Гусев, Крысин, Куйванен, Марков, Семенов, Солдатов

МПК: H04B 3/04

Метки: адаптивный, искажений, корректор, межсимвольных

...а каждый ключ третьей группы включен между выходом и третьим входом каждого коррелятора, вход к-го ключа второй группы и вход первого ключа первой группы соединен с общей шиной, выход К-го ключа второй группы подключен к третьему входу %-го коррелятора, выход первого ключа первой группы подключен к третьему входу первого коррелятора, а входы бло;ка управления соединены с выходами соответствующих корреляторов.Кроме того, блок управления содержит формирователь порогового уровня элементов сравнения уровней, три элемента ИЛИ-НЕ, элемент БЕ, два элемента И и реверсивный счетчик, нои этом первые входы каждого из ,элементов сравнения уровней соединены с соответствующими входами формирователя порогового уровня, которые являются входами...

Номер патента: 1123020

Опубликовано: 07.11.1984

Авторы: Авдеев, Емельянов, Икконен, Мышляев, Нетронин, Поляк, Сульман, Улахович

МПК: G05B 13/02

Метки: адаптивный, прогнозирующий, регулятор

...с соответствующими выходами экстраполяторов третьего блока экстраполяторов, а выходы - с дополнительными входами экстраполяторов третьего блока экстраполя- . ЗО торов, выход второго фильтра низкой частоты соединен с первыми входами экстраполяторов второго блока экстраполяторов и первыми входами элементов адаптации второго блока35 элементов адаптации, вторые входы элементов адаптации второго блока элементов адаптации соединены с соот-ветствующими выходами экстраполяторов второго блока экстраполяторов, а выходы - с соответствующими дополнительными входами экстраполяторов второго блока экстраполяторов, выход элемента экстраполяции соединен с вторым входом первого сумматора блока сумматорова вторые входы остальных сумматоров блока...

Номер патента: 1125603

Опубликовано: 23.11.1984

Авторы: Авдеев, Берлин, Емельянов, Калинов, Коровин, Мышляев, Поляновский, Солодков, Сульман, Шафир

МПК: G05B 13/04

Метки: адаптивный, возмущений, компенсации, контролируемых, прогнозирующий, регулятор

...тем, что в адаптивный прогнозирующий регулятор для компенсации контролируемых возмущений,введены прямая модель объекта 40 без запаздывания, интегратор с обнулением и блок синхронизации, вход прямой модели объекта без запаздывания связан с выходом первого сумматора, а выход - с информационным 45 входом фильтра низкой частоты, выход которого подключен к входу третьего масштабирующего блока,. вход экстраполятора.соединен с выходом первого блока сравнения, а выход - с вто рым входом второго сумматора, выход которого через второй масштабирующий блок и исполнительный блок связан с информационным входом интегратора с обнулением и вторым входом перво го сумматора, второй вход первого блока сравнения подключен к выходу интегратора с...

Номер патента: 1127086

Опубликовано: 30.11.1984

Авторы: Дручек, Клишин, Лелис

МПК: H03K 13/22

Метки: адаптивный, импульсно-кодовый, модулятор

...шиной последовательности дифференциальной импчльсно-кодовой модуляции, а выход последовательного регистра импульсно-кодовой модуляции соединен с выходной шиной последовательности импульсно-кодовой модуляции.На чертеже представлена блок-схема устройства.Устройство содержит блок 1 дельта- ,модуляции, вход которого соединен с выходом первого генератора 2 импульсов, а выход - с первым входом упраляемого делителя 3, выход которого подключен к входу реверсивного, счетчика 4. Выход реверсивного счетчика 4 подключен к второму входу управляемого делителя 3 и к синхронизирующему входу дискретизатора 5, вход которого соединен с выходом второго генератора 6 импульсов, первый выход через последовательно соединенные дешифратор 7 импульсно-кодовой...

Номер патента: 1136115

Опубликовано: 23.01.1985

Авторы: Бобух, Бодянский, Дьяченко, Зайцев, Никуленко, Руденко, Салыга

МПК: G05B 23/00

Метки: адаптивный, идентификатор

...вида1- удовлетворяющее обычным услопвиям стохастической аппроксимации60 скорость сходимости алгоритма (11)выше, чем процедуры Роббинса Ионро.,Таким образом, предлагаемый адаптивный идентификатор реализует адаптивный, двухшаговый, оптимальный побыстродействию алгоритм идентификацииИХ .,И Х-(ХХ.,).ИХИ ПХ .,И-(х х.,)где в общем случае Осс 2 - для нестационарных объектов,=lи - для стационарных, т.е. вэтом случае реализуетсяалгоритм .типа стохастической аппроксимацииПредлагаемое устройство позволяет при решении задачи идентификациина каждой итерации использовать невсю имеющуюся информацию о предыстории объекта, как это делается в рекуррентном методе наименьших квадратов, а данные только двух последнихнаблюдений, что дает...

Номер патента: 1145358

Опубликовано: 15.03.1985

Авторы: Алексеева, Антонюк, Харцхаев, Чернявский

МПК: G08C 19/28

Метки: адаптивный, коммутатор, системы, телеизмерений

...подключен к входу первого счетчика, выходы которого подключены к входам второго дешифратора и вторым входам регистра памяти, первые выходы второго дешифратора подключены к вторым входам соответствующих вторых блоков ключей, второй выход второго дешифратора подключен к второму входу бло ка запуска, вторым входам преобразо, вателей погрешности аппроксимации и второму входу аналого"цифрового преобразователя, выходы которого подключены к первым входам блока считывания, первый вход которого подключен к третьему входу блока запуска, второй выход является выходом устройства, введены второй счетчик, распределитель импульсов, коммутатор, шифратор адреса, элементы И и элементы ИЛИ, выходы коммутатора соединены с третьими входами соответствующих...

Номер патента: 1149213

Опубликовано: 07.04.1985

Авторы: Алексеев, Браславский, Жидков, Сафронников, Семенов, Ситников, Федоров, Фурман, Шубин, Шубладзе

МПК: G05B 13/02

Метки: адаптивный, регулятор

...первое и второе множительные устройства,первые входы которых подключены к вы ходу входного сумматора, первый усилитель и интегратор, подключенные входами к выходам соответственно первого и второго множительных устройств, и выходной сумматор,зхо- З 0 ды которого подключены соответственно к выходам .первого усилителя и интегратора, а выход - к входу объекта, Настройка коэффициентов при пропорциональной и интегральной сос З 5 тавляющих закона управления осуществляется на основе обработки информации о реакции системы на пробный сигнал 1.2,гНедостатком известного регулятора 40 является сложность реализации, связанная с используемым способом оценки параметров объекта, предусматривающим наличие генератора пробного сигнала,...

Номер патента: 1149215

Опубликовано: 07.04.1985

Авторы: Авдеев, Диденко, Емельянов, Коровин, Мышляев, Сульман, Черепаха

МПК: G05B 13/02

Метки: адаптивный, регулятор

...третьего и пятого блоков сравнения, выходы первого и второго задатчиков подключены к вторым входам соот"ветственно четвертого и шестогоблоков сравнения.Точность регулирования в предлагаемом регуляторе повышается засчет того, что вводятся корректировки оценки идеального управления. взависимости от невязки заданногои модельного значений выходной пере" 10 менной объекта управления. Причемназванные корректировки вводятсяв том случае, когда их сглаженныезначения превышают заданную величину5 Ба чертеже приведена блок-схемаадаптивного регулятора.Адаптивный регулятор содержитпервый сумматор 1, первую модель 2объекта без запаздывания второй 20 блок 3 сравнения, блок 4 задержки,первый блок 5 сравнения, первыйФильтр б низкой...

Номер патента: 1150743

Опубликовано: 15.04.1985

Автор: Воробьев

МПК: H03K 5/156

Метки: адаптивный, импульсов, следования, умножитель, частоты

...линия задержки адаптивного умножителя частоты следования импульсов содержит многоотводную линию задержки, вход которой соединен с импульсным входом, а выходы через коммутатор подключены к первой интегрирующей цепочке, состоящей из соединенных последовательно резистора, конденсатора и варикапа, выход которой через первый инвертор соединен со входом второй, аналогичной первой, интегрирующей цепочки, выход которой через второй инвертор соединен с выходом регулируемой линии задержки, управляющий вход которой через соответствующие резисторы подключен к точке соединения конденсатора и варикапа первой и второй интегрирующих цепочек.50 55 На фиг. 1 приведена структурная электрическая схема предлагаемого устройства; на фиг. 2 - 4 -...

Номер патента: 1163345

Опубликовано: 23.06.1985

Авторы: Забродин, Сляднев, Чижов

МПК: G09B 9/00

Метки: автоматизированной, адаптивный, оператора, системы, тренажер

...счетчик 7, счетчик 8,блок 9 одновибраторов, ключ 1 О, триггер 11, блок 12 регистрации, элемейт 13 дифференцирования.Блок 9 одновибраторов содержит 5одновибраторы 14-17, формирователь 5импульсов - переключатель 18 режимовработы, ключ 19 и ключ 20, блок 12 45 4регистрации - логический пробник 21,счетчик 22, информационное табло 23.Установлено, что плотность вероятности распределения времени принятия решения человеком отражает вероятностные свойства среды так, "какэто показано на фиг.2, где ось абсциссвременная ось, а ло оси ординат отложены значения функции плотностивероятности распределения временипринятия решения.Кривая. 1 соответствует деятельности обучаемого в условиях определенности, кривая 11 - в средах,в которых принимающий...

Номер патента: 1163477

Опубликовано: 23.06.1985

Авторы: Акинфиев, Юдин

МПК: H03M 3/02

Метки: адаптивный, дельта-модулятор

...основного перемножителя 4, к 20 выходной шине 7 и к первым входам корреляторов 8, вторые входы которых соединены с выходами соответствующих разрядов регистра 5 сдвига, начиная с второго, Каждый кор релятор 8 содержит соединенные последовательно перемножитель 9, входы которого подключены к входам коррелятора, и накопитель 10, Выходы накопителей 1 О всех корреляторов 8 З 0 соединены с входами сумматора 11, выход которого подключен к второму входу основного перемножителя 4, Число корреляторов 8 равно Н, число разрядов регистра 5 сдвига равно Н +1, где 1=3,5,7,Устройство работает следующим образом,Входной сигнал с шины 2 поступает на первый вход компаратора 1, на Ювторой вход которого поступает сигнал с выхода интегратора 3. С...

Номер патента: 1166318

Опубликовано: 07.07.1985

Авторы: Боград, Израильсон

МПК: H04B 3/04

Метки: адаптивный, канала, корректор, связи

...9, где наосновании анализа величины 11 можетвыработаться сигнал управления, по 55которому коммутатор 2 подключает навход умножнтеля 3 сигнал с выходаблока 7. 4Затем повторяется описанный цикл последовательного перемножения и суммирования всех отсчетов элементарной импульсной реакции (такое же.число отсчетов) предварительно откорректированного сигнала, поступающего с выхода блока 7.В результате последовательного повторения описанных циклов настройки в блоке 9 запоминается номер цикла, при котором вычисленная величина сигнала ошибки 1, усредненная в блоке 9, минимальна. И качестве критерия настройки (11) можно использовать как среднеквадратичное, так и абсолютное отклонение откорректированного сигнала от эталона, Интеграция (усреднение)...

Номер патента: 1170620

Опубликовано: 30.07.1985

Автор: Дунаев

МПК: H03M 7/38

Метки: адаптивный, временной, дискретизатор

...2 подключенрегистр б памяти.Адаптивный временной дискретизаторработает следующим образом.В исходном состоянии выходной ключ5 закрыт, коммутатор 2 подключает выход преобразователя 1 кода к входунакопителя 3. Входной-й отсчет З 0в виде двоичной кодовой посылки длины,и поступает в преобразователь 1 кода,где преобразуется в кодовую посылкуценности, численно равной ценностиС, данного отсчета для потребителя. З 5Кодовая посылка ценности через коммутатор 2 проходит в накопитель 3,где суммируется с его содержимым.При превышении содержимым накопителя3 пороговой величины 0 на выходе 40порогового блока 4 появляется сигнал, под действием которого выходнойключ 5 открывается, а коммутатор 2отключает преобразователь 1 кода иподключает...

Номер патента: 1172029

Опубликовано: 07.08.1985

Авторы: Данилов, Израильсон

МПК: H04B 3/04

Метки: адаптивный, искажений, корректор, межсимвольных, сигнала

...5.На выходе сумматора 5 формируется откорректированный сигнал. Этот откорректированный сигнал поступает на регенератор 6,где осушествляется его оценка, и на вычитающий блок 9. На выходе вычитающегоблока 9 осуществляется формирование сигнала ошибки, являющегося разностьюоткорректированного сигнала на выходепервого сумматора 5 и регенерированногосигнала. Сигнал ошибки поступает на линию 10 задержки сигнала ошибки, отводыкоторой связаны с входами перемножителей 12. На другие входы перемножителей 12поступает дефоррелированный в перекодировщике 13 и задержанный в линии 14задержки основного сигнала сигнал с выхода регенератора 6. Определение значения и величины перекоса отсчетных значений реакции осуществляется п дополнительными...

Номер патента: 1177918

Опубликовано: 07.09.1985

Авторы: Андрющенко, Боград, Израильсон

МПК: H04B 3/04

Метки: адаптивный, интерференции, корректор, межсимвольной

...1 представлена структурная электрическая схема адаптивногокорректора межсимвольной интерференции; на фиг.2 - то же, регулируемого усилителя.Адаптивный корректор межсимвольной интерференции содержит многозвенную линию 1 задержки, состоящую из (и) элементов 2 задержки,сумматора 3, п регулируемых усилителей 4, каждый из которых состоит 20из блока 5 изменения коэффициентапередачи, перемножителя 6, и интеграторов 7, и перемножителей 8,регенератор 9, блок 10 вычитания,п дополнительных перемножителей 11, 25и выпрямителей 12, п коммутаторов 13.Устройство работает следующимобразом. Входной сигнал поступает на многозвенную линию 1 задержки, а также на вход первого регулируемого усилителя 4 и на первый вход первого перемножителя 8. Через элементы...

Номер патента: 1182486

Опубликовано: 30.09.1985

Авторы: Авдеев, Дубровский, Дюков, Карташов, Макеев, Марченко, Мышляев, Парпаров, Романов, Степанищев

МПК: G05B 13/02

Метки: адаптивный, прогнозатор

...исходном сигнале Ч выделяются две низкочастотные (базовые) составляющие Ч -(:) и Ч +Ч,. приращения относительно которыхдЧ (С) = Ч - Ч (1)ЬЧ - (1:) = Ч(Т) - Ч- Чпоступают на информационные входы переключателя 29. Адаптация базового уровня сигнала Ч(Т) заключается в том, что при прогнозе целевой переменной используют приращения косвенной переменной ЬЧ и ЬЧотносительно той базовой составляющей, которая наиболее связана с ошибками экстраполяции целевой переменной.Для этого сигнал о косвенной переменной Ч поступает на вход десятого блока 21 сравнения, где из него вычитается выходной сигнал пятого интегратора 23 о сглаженном значении косвенной переменной первого уровня Ч . Выходной сигнал первого блока 1 сравнения проходит через второй...

Номер патента: 1187148

Опубликовано: 23.10.1985

Автор: Меняйленко

МПК: G05B 13/00

Метки: адаптивный, нелинейный, регулятор

...АДАПТИ ГУЛЯТОР, содержащий последовате диненные элемент сравнения, первь усилитель, интегратор и второй сумматор, й вход элемента сравнения соединен с ом задатчика, а выход усилителя поди к второму входу второго сумматора,и ч а ю щ и й с я тем, что, с повышения точности работы, он снабелинейным звеном, блоком деления и м оценки среднего значения, а усили выполнен регулируемым по усилению, м выход элемента сравнения подклювходу нелинейного звена, выход кото1187148 Редактор С. Патрушева Заказ 6548/53 Тираж 862 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д, 4/5Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 3вует меньший коэффициент усиления регулятора...

Номер патента: 1190505

Опубликовано: 07.11.1985

Автор: Будько

МПК: H03K 5/26

Метки: адаптивный, длительности, импульсов, селектор

...на вход счетчика 3(п+) тактовых импульсов (и пропорционально тн ) на информационные входы элемента 6 сравнения кодов, соединенные с разрядами счетчика 3 импульсов, поступает код по своему значению больше кода тя ь на выходе (А)В) элемента 6 сравнения появится сигнал, который запустит формирователь 7 импульсов, формирующий импульс требуемой длительности (фиг. 2 б). Одновременно по переднему фронту выходного сигнала элемента 6 сравнения кодов открывается аналоговый ключ 10 и на вход блока 11 аналоговой памяти поступает входной импульс, значение амплитуды которого запоминается (фиг. 2 ж).Выходной импульс формирователя 7 через элемент 8 задержки с временем задержки тьад )ть (фиг. 2 в) поступает на управляющий вход аналогового ключа 12 и...