Адаптивный аналого-цифровой преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 3(51) Н 03 К 13 ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Ы., .,";,;,ое объедидицин ск ой азователи х цифровых К ., Энер тво ССС 1979. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1Гитис Э.И. Преобринформации для электроннывычислительных устройств,гия, 1975, с, 314-316,2, Авторское снидетель9 828399, кл, Н 03 К 13/О(прототип) . 54)(57) АДАП 1 ИВОЙ АНАЛОГО"ЦИФРОВОЙПРЕОБРАЗОВАТЕЛЬ, содержащий первыйи второй блоки сравнения, первые входы которых. соединены между собой,вторые входы - с соответствующимиочнами эталонных напряжений, первыйтриггер и элемент ИЛИ, первый входкоторого соединен с выходом первогоблока сравнения и с первым входомпервого триггера, второй вход элемента ИЛИ соединен с выходом второгоблока сравнения и с вторым входомпервого триггера, генератор импульсоключ, первый реверсивный счетчик импульсов, второй триггер, преобраэователь код - аналог, первый регистр,линию задержки и первый таймер, входкоторого соединен с выходом элемен.та ИЛИ, с первым входом линии задержки и с первым входом. второго триггеравторой вход которого подключен к выходу линии задержки, инверсный выходвторого триггера соединен с управляющим входом ключа, информационный входкоторого подключен к выходу генератора импульсов, а выход соединен с счетным входом первого реверсивного счетчика импульсов, выход которого подклю.чен к входу преобразователя код-аналог, о т л и ч"а ю щ и й с я тем, чтос целью повышения коэффициента сжатия адаптивного преобразования, н неговведены блок вычитания, второй ренерсинный счетчик импульсов, второй регистр, два блока сравнения кодов,блок деления, третий триггер, счетчикимпульсов, блок логики,три элементасовпадения и второй таймер, вход которого соединен 2 выходом первогоэлемента совпадения, с управляющимвходом первого регистра и с пе. нымвходом третьего триггера, второй входкоторого подключен к выходу первогоблока сравнения кодов, первый входкоторого соединен с выходом счетчикаимпульсов, второй вход - с выходомблока деления, первый вход которогосоединен с выходом второго таймера, ыа второй - с выходом второго регистра, с первым входом второго реверсивного счетчика импульсов и с первымвходом нторого блока сравнения кодов, Свыход которого подключен к первомувходу блока логики, стцрой вход кото-, Ярого соеди не н с выходом второго элемента совпадения,а выход - со счетнымвходом счетчика импульсов, управляющийвход которого соединен с инверснымвыходом третьего триггера и первым ( )входом второго элемента совпадения, (врвторой вход которого подключен к управляющему входу второго регистра, СДк первому входу первого элемента сов- рпадения, к входу первого таймера, первой выход которого соединен с информационным входом второго регистра и е 1вторым входом второго блока сравнениякодов, второй выход - с первым входамтретьего элемента совпадения, второй ьвход которого соединен с пряьым вы"ходом третьего триггера и вторым входом первого элемента совпадения, авыход - с вторым входом второго ренерсинного счетчика, выход которогосоединен с третьим входом второготриггера, с вторым входом линии задержки и третьим входом второго ренерсинного счетчика импульсов, при этом1095 387 Изобретение относится к цифровойэлектроизмерительной технике и используется в адаптивных системах сбо.ра и передачи цифровой информации,Известен адаптивный аналого-цифровой преобразователь, содержащий пблоков сравнения, блок уставок, дешифратор, регистр, элемент ИЛИ и таймер Е 13 .Недостаток указанного преобразователя заключается в низкой надежности,Наиболее близким по техническойсущности к изобретению является адаптивный аналого-цифровой преобразователь, содержащий первый и второй бло.ки сравнения, первые выходы которыхсоединены между собой, вторые входыс соответствующими шМнами эталонныхнапряжений, первыйтриггер и элементИЛИ, первый вход которого соединенс выходом первого блока сравнения и с первым входом первого триггера, вто рой вход элемента ИЛИ соединен с выходом второго блока сравнения и с вто. рым входом первого триггера, генератор импульсов, ключ, реверсивный счет. чик импульсов, второй триггер, преоб-, разователь код-аналог, первый регистр, линию задержки и первый таймер, вход которого соединен с выходом элемента ИЛИ, с первым входом линии задержки 30 и с первым входом второго триггера, второй вход которого подключен к выходу линии задержки, инверсный выход второго триггера соединен с управляющим входом ключа, информационный вход 35 которого подключен к выходу генератора импульсов, а выход соединен со счет- ным входом реверсивного счетчика импульсов, выход которого подключен квходу преобразователя код-аналог 2Данный преобразователь характеризуется малым коэффициентом сжатия, так как в нем существенные отсчеты снимаются в моменты времени, когда разница текущего значения входного сигнала и экстраполирующего полинО- ма нулевого порядка превышает допусти мое значение. Поставленная цель достигается тем, что в адаптивный аналого-цифровой преобразователь, содержащий первый и второй блоки сравнения, первые входы которых соединены между собой, вторые входы - с соответствующими шинами эталонных напряжений, первый триггер и элемент ИЛИ, первый вход которого соединен с выходом первого блока сравнения и с первым входом первого триггера, второй вход элемента ИЛИ соединен с выходом второго блока сравнения и с вторым входом первого триггера, генератор импульсов, ключ, первый реверсивный счетчик импульсов, второй триггер, преобразователь коданалог, первый регистр, линию задержки и первый таймер, вход которого сое динен с выходом элемента ИЛИ,с первым.- входом линии задержки и с первым входом второго триггера, второй вход которого подключен к выходу линии задержки, инверсный выход второго триггера соединен с управляющим входом ключа, информационный вход ко. торого подключен к выходу генератора импульсов, а выход соединен с счетным входом первого реверсивного счетчика импульсов, выход которого подклю чен к входу преобразователя код-аналог, введены блок вычитания, второй реверсивный счетчик импульсов, второй регистр, два блока сравнения кодов, блок деления, третий триггер, счетчик импульсов, блок логики, три элеМеута совпадения и второй таймер, вход которого соединен с выходом первого элемента совпадения, с управляющим входом первого регистра и с первым входом третьего триггера, второй вход которого подключен к выходу первого блока сравнения кодов, первый вход которого соединен с выходом счетчика импульсов, второй вход - с выходом блока деления, первый вход которого соединен с выходом второго таймера, а второй - с выходом второго регистра, с первым входом второго реверсивного счетчика импульсов и с первым входом второго блока сравнения кодов, выход которого подключен к первому входу блока логики, второй вход которого сое динен с выходом второго, элемента сов" прямой выход первого триггера соединен с управляющим входом обратногосчета первого реверсивного счетчикаимпульсов, инверсный выход первоготриггерасоединен с управляющим входом прямого счета первого реверсивного счетчика импульсов, выход котоЦель изобретения - пов "ение коэф 50 фициента сжатия адаптивного преобразования. рого соединен с информационным входомпервого регистра, причем первый входблока вычитания подключен к выходупреобразователя код-аналог, второйвход - к входной шине, а выход - кпервым входам первого и второго блоков сравнения,падения, а выход - со счетным входомсчетчика импульсов, управляющий входкоторого соединен с инверсным выходомтретьего триггера и первым входом нто.рого элемента совпадения, второй входкоторого подключен к управляющему вхо 5ду второго регистр а, к первому входупервого элемента онпадения, к входу первого таймера, перный выход которого соединен с информационнымвходом второго регистра и вторым вхо 10дом второго блока сравнения кодов,второй выход - с первым входом третьего элемента совпадения, второйвход которого соединен с прямым выходом третьего триггера и вторым вхо 15дом первого элемента совпадения, авыход - с вторым входом второго реверсивного счетчика, выход которогосоединен с третьим входом второготриггера, с вторым входом линии задержки и с тре.ьим входом второго реверсинного счетчика импульсов, приэтом прямой выход первого триггерасоединен с управляющим входом обратного счета первого реверсивного счет.чика импульсов, инверсный выход перного триггера соединен с управляющимвходом прямого счета первого реверсивного счетчика импульсов, выходкоторого соединен с информационнымвходом первого регистра, причем первый вход блока вычитания подключенк выходу преобразователя код-аналог,второй вход - к входной шине, а выходк первым входам первого и второгоблоков сравнения, 35На фиг. 1 изображена структурнаясхема адаптивного аналого-цифровогопреобразователя; н а фи г, 2 - диагр аммы, поясняющие его работу,Адаптивный аналого-цифровой преоб-,40разонатель содержит реверсивный счетчик 1 импульсов, выход которого соединен с входом преобразователя 2 код.аналог, выход которого соединен спервым входом блока 3 вычитания, выход которого соединен с первыми входами блоков 4 и 5 сравнения, выходыкоторых соединены с входами первоготриггера б, первый вход первого регистра 7 соединен с выходом первогореверсивного счетчика 1 импульсов,входы элементов ИЛИ 8 соединены с выходами первого и второго блоков 4 и 5сравнения, выход генератора 9 импульсов соединен с первым входом ключа10, второй регистр 11, выход которого соединен с первым входом второгореверсивного счетчика 12 импульсон,первый таймер 13, вход которого соединен с входами второго триггера 14,линии задержки 15 и первого элемента 601 б совпадения, второй элемент 17 сонпадения, второй вход которого соединен с первым входом второго регистра11, третий элемент 18 совпадения,первый вход которого соединен с ны" 65 ходом первого таймера 13, блок логи - ки 19, выход которого соединен с первым входом счетчика 20 импульсов, выход которого соединен с входом блока 21 сравнения кодов, блок 22 сравнениякодов, выход которого соединен с первым входом блока логики 19, второй таймер 23, выход которого соединен с первым входом блока 24 деления, выход которого соединен с вторым входом третьего триггера 25,Адаптивный аналого-цифровой преоб"разователь работает следующим образомВ исходном состоянии второй 14и третий 25 триггеры, первый 1 ивторой 12 реверсивные счетчики импульсов установлены в нулевое состояние, в счетчике 20 импульсов установлено значение логической единицы. В момент времени 1 импульсы с генератора 9 через ключ 10 начинают поступать на счетнь 7 й вход реверсивного счетчика 1 импульсов. Если н момент времени т.о значение преобразуемого сигнала П, (1 )8где Я - допустимое значение погрешности аппроксимации, то выходнойсигнал блока 3 вычитания д(о) О(1 О) - УдкнЕ и срабатывает первый блок 4 сравнения, устанавливая первый триггер б в состояние логического нуля. Первый 4 и второй 5 блоки сравнения срабатывают при условиях соответственно ь(1) хгапкаб и ь (1)4.8, где пка (1) - выходной сигнал преобразо. вателя 2 код-аналог. Следовательно, начиная с момента 1 о содержимое первого реверсивного счетчика 1 импуль-, сон и выходной сигнал преобразователя 2 код-аналог.Бокаувеличиваются до момента времени , когда пка+ С = 13(1,) и срабатынает первый блок 5 сравнения, устанавливая первый триггер б в состояние логической единицы, и реверсивный счетчик 1 переводится в режим обратного счета, В момент времени 1 импульс с ныхода второго блока 5 сравнения, проходя через элемент ИЛИ 8, поступает на вход линии задержки 15 и, задержанный на времяустанавливает второй триггер 14 в состояние логинеской единицы, и ключ 10 закрывается, Время задержки выбирается из условия, чтобы при известной частоте следования импульсон с генератора 9 состояние первого реверсивного счетчика 1 импульсов изменилось за времяна значение, соответствующее изменению Бякр на величину 8 . Та ким образом, в момент времени 1 +4." справедливо равенство око ( +х )= х(1), а кодовое значение на выходе первого реверсивного счетчика 1 есть цифровой эквивалент преобразуемого сигнала, Первый таймер 13 Фиксирует интервалы времени Д Т;между моментами появления импульсовна выходе элемента ИЛИ 8, В моментвремени 1 , когда ц(1) + 8111 а (1), срабатывает второй блок5 сравнения, второй триггер 14 устанавливается в состояние логическогофнуляф, ключ 10 открывается, содержимое первого реверсивного счетчика1 импульсов начинает уменьшаться, Вэтот момент времени первый таймер 13фиксирует интервал времени д, во 10второй регистр 11 заносится,предыду-щее значение времени а 1. В моментвремени+Г второй триггер 14 устанавливается в состояние логическойединицы, ключ 10 закрывается 15и ц 11 ка ( + )= ц(д) еВыходной сигнал блока 22 сравнет 1ния кодов, на котором сравниваютсязначения времени д 1; и д;., поступает на блок 19 логики, который,:при д 1 ь д; пропускает на счетчик 20 импульсов все импульсы, поступающие через второй элемент 17 совпадения от элемента ИЛИ 8, а прид 1; с ь 1;блок 19 логики первыедва импульса не пропускает, Таким образом, в счетчике 20 импульсов фиксируется значение и1, где и - ко"личество импульсов на выходе элементаИЛИ 8 с начала цикла преобразования,Текущее время г. от начала цикла преобразования определяет второй таймер23, блок 24 деления вычисляет значение 1.ул 1 , . В момент времени/ 1когда и1 = д"Р-, срабатывает пердвый блок 21 сравнения кодов, третий 35триггер 2 устанавливается в состояние логической 1 единицы 11, при этомсчетчик 20 импульсов устанавливаетсяв исходное состояние, второй элемент17 совпадения закрывается, а первый 4016 и третий 18 элементы совпаденияподготовлены к работе. Начиная с момента времени 1 а, импульсы выхода первого таймера 13 поступают черезтретий элемент 18 совпадения на вы- у читающий вход второго реверсивногосчетчика 12 импульсов, Когда счетчик 12 обнуляется, импульсы с его выхода устанавливают второй триггер1114 в состояние логического нуля записывают во второй реверсивный счетчик 12 импульсов кодовое значение, зафиксированное вторым регист" ром 11, Этот же импульс, задержанный на время С устанавливает второй55 триггер 14 в состояние логической единицы, к этому времени цена равно ц(1 ) 1 Ь . До момента срабатывания первого 4 или второго 5 блоков сравнения работа преобразователя 2 код-аналог повторяется, при 60 этом средняя крутизна сигнала цпа равна производной преобразуемого сигнала в момент времени Са, В момент появления импульса на выходе элемента ИЛИ 8 в первом регистре 7 и втором 65Аналогично для второго варианта(Фнг. 2 б) при цк0; цк0 дцк(а) +- ц(а)оф для третьего варианта (фиг. 2 в) приц сО;ц"с О дцн("а)+-ц (а)1 а и для четвертого варианта (фиг. 2 г)при цс О, ц0= цква)дцк (а) -Следовательно, можно записатьдЪ (а) += 1 "к("а)а11при ц0; ц0 или ц с О, ц с 0дцк (а)- 8 =цк (а)а,н при ц 0,цс 0 или цс 0; ц.0учитывая, что д цк (1 а) всегда кратно величенко 3 (это следует из принципа действия преобразователя), а такЯ же с учетом того, что цк (1";а) . = д запишем п +1 (1) Д 11 1 11 1 и при цО; ц0 или цк с О, цк с О, 1 п -11 а(2)д1 1 пРи ц 0; цс 0 или Цк с 0,Ц О, где и - количество импульсов, посттаймере 23 фиксируется соответственно ордината и абсцисса существенногоотсчета, третий триггер 25 устанавливается в нулевое состояние. На этомзаканчивается первый цикл преобразования. Последующие циклы преобразования аналогичны,Предлагаемое уст ройство основанона таком методе бпределения существенных отсчетов преобразуемого сигнала, при котором максимальная погрешность интерполяции сигнала полиномами первого порядка по существеннымотсчетам постоянна на каждом шагедискретизации и равна наперед заданному значению Я,На фиг. 2 приведены четыре возможэных варианта участков преобразуемогосигнала, отличающиеся знаками первойи второй производных, Для первоговарианта (фиг, 2 а) при ц0; ц с О.можно составить уравнение, связываю 1, щее максимальную погрешность аппроксимации со значениями прироста сигна..ла и его первой производной в точкеАпающих с выхода элемента ИЛИ 8 эа вре мя цусловия, .при которых выполняется уравнение (1), равноценны следующему условию: а 1 д 1-, Аналогично условия из уравнения (2) эквивалентны ус-ловию: Ь;ь 1;. Таким образом, второй блок 22 сравнения кодов сравни вает величины д 1 и ьТ;., блок 19 логики в зависимости от сигнала с вто рого блока 22 сравнения поступает на )О счетчик 20 импульсов и + 1 или и - 1 импульсов, Первый блок 21 сравнения кодов срабатывает в момент времени, когда выполняется одно из уравнений (1) или.(2), т,е. определяет момент 35 времени о, Далее, как следует иэ фиг, 2, необходимо продлить касательную к сигналу Б(1) в точке 1 и в момент времени Т, когдаУма (Т) (Т) 1 с , снять существейный отсчет 2 О В устройстве это достигается тем, что с момента времени г.о через равные интервалы времени, соответствующие предшествующему моменту времени интервалу времени ь 1, выходной сигнал преобразователя 2 код-аналог изменяется на значение Ъ Я, При этом срецняя крутизна сигналов 3. (1)(здесь ,Ф, С С Т) равна Б (1,),Зались ордииаты и абсциссы сущестф:венного отсчета производится в момент времени Т, когда срабатываетпервый 4 или второй 5 блок сравненияТаким образом, при восстановлениивходного сигнала по существенным отсчетам полиномом первого порядка макснмальная погрешность интерполяциидостигается в точке А и равна по абсолютному значению наперед заданному значению 6,Иэ принципа работы предлагаемогоаналого-циФрового преобразователяследует, что интервалы времени междумоментами снятия отсчетов значительно превышают аналогичные интервалыв устройстве-прототипе, соответствую.щие в устройстве по изобретению интервалам времени между моментами появления импульсов на выходе элементаИЛИ 8.Таким образом, данное устройствопри одинаковой точности преобразования обеспечивает более высокий коэффициент сжатия адаптивного преобраэодания, чем устройство-прототип,1095387 Кгй) Составитель А .Кузнецовеш Техред Т.фанта Корректор В,Лазарева едактор М.К ППП Патент , г. Ужгород, ул. Проектная, 4 Фи а Т д/ Заказ 3621/41 Тираж ВНИИПИ Государствен по делам изобрете 113035, Москва, Ж