Адаптивный нейроноподобный элемент

(19) 111 М 51) 7 6 ИЙ 11 ОПИСА ИЗОБРЕТЕНИЯ ЕТЕПЬСТВУ ВТОРСИСМ чен к вход соемяти иход котгратораляется ОСУДАРСТВЕННЫЙ НОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦ(56) 1. Авторское свидетельство СССР 647699, кл. 0 06 С 7/60, 1976.2. Авторское свидетельство СССРР 283700, кл. 0 06 Г 7/60, 1970(54)(57) 1, АДАПТИВНЫЙ НЕЙРОНОПОДОБНЫЙ ЭЛЕМЕНТ, содержащий входные ключи, информационные входы которых являются соответствующими входами элемента, а информационные выходы подключены к входам суммирующего интегратора, входные интеграторы по числу входов элемента и преобразовательнапряжения в частоту, выход которогоявляется выходом элемента, о т л ич а ю щ и й с я тем, что, с цельюповышения точности работы элемента,он содержит интегратор коррекции,интегратор кратковременной памяти,интегратор длительной памяти, элемент ИЛИ, зарядно-разрядные цепи,выполненные в виде параллельновключенных диодно-резистивных цепочек, состоящих иэ последовательносоединенных резисторов и встречнонаправленных диодов, а также ключивходной памяти и ключи коррекциипо числу входов элемента, подключенные информационными входами черезсоответствующие зарядно-разрядныецепи к соответствующим. входам элемента, а информационными выходамик входам соответствующих входныхинтеграторов, выходы которых подсоединены к упраВляющим входам входныхключей, входы интеграторов коррекции и кратковременной памяти соединены с выходом преобразователя напряжения в частоту, информационныйвход которого подключен к выходусуммирующего интегратора, выход интегратора коррекции подсоединен к управляющим входам ключей коррекци. а первый выход интегратора кратковременной памяти и выход интегратора длительной памяти подключены к соответствующим входам элемента ИЛИ, выход которого соединен с управляющими входами ключей входной памяти, информационный вход интегратора длительной памяти подключен к второму выходу интегратора кратковременной . памяти.2. Элемент по п.1, о т л и ч а ю щ и й с я тем, что в нем интегратор коррекции содержит Ьлемент аналоговой памяти, зарядно-разрядную цепь и триггер, выхоц которого яв- Ж ляется выходом интегратора, а вход соединен с входом элемента аналоговой памяти и через зарядно-разрядную фищера цепь подключен к входу интегратора. 3. Элемент по п, 1, о т л и ч а а ю щ и й с я тем, что в нем интегра тор кратковременной памяти содержит элемент аналоговой памяти, зарядную цепь, выполненную в виде последовательно соединенных резистора и диода, и триггер, выход которого является первым выходом интегратора, а вход соединен с входом элемента аналоговой памяти, с вторым выходом интегратора и через зарядную цепь с его входом.4, Элемент по п.1, о т л и ч а ю щ и й с я тем., что в нем интегратор длительной памяти содержит элемент памяти, перэый и второй триггеры, источник напряжения и ключ, вход которого подключен к источнику напряжения, управляющий вход подклюыходу первого триггера, а выдинен с входом элемента павходом второго триггера, выорого является выходом интевход первого триггера яввходом интегратора.Изобретение относится к адаптивным нейроноподобным элементам, гложет быть использовано в робототехнике и кибернетике в качестве базового элемента при создании адаптивных и самообучающихся сетевых управляющих систем.Известно нейроноподобное устройство, содержащее блоки синаптическойпроводимости, блоки пространственновременного суммирования и блок адаптации порога нейрона 11 .Такое устройство относительносложно и не обеспечивает корректировки синаптической проводимости послеобучения.Наиболее близким к изобретениюявляется нейроно одобный элемент,содержащий входные интеграторы, выходы которых через управляемыевходные ключи подключены к вхоцамсуммирующего интегратора и выходнойпреобразователь напряжения н частоту 2,Однако такой элемент не обеспечивает возможности корректировкисостояния входных ключей и, какследствие, имеет недостаточно высокую точность,Цель изобретения - повьпаение точности работы элемента.Поставленная цель достигаетсятем, что нейроноподобный элемент, содержащий входные ключи, информационные входы которых являются соответствующими входами элемента, а инФормационные выходы подключены к входам суммирующего интегратора, входные интеграторы по числу входов элемента и преобразователь напряжения в частоту, выход которого является выходом элемента, содержит интегратор коррекции, интегратор кратконрег 1 енной памяти, интегратор дли.тельной памяти, элемент ИЛИ, заряд- но-разрядные цепи, выполненные в ниде параллельно включенных диоднорезйстивных цепочек, состоящих из последовательно соединенных резисторов и встречно направленных диодов, а также ключи входной памяти и ключи коррекции по числу входов элемента, подключенные информационными входами через соответствующие зарядно-разрядные цепи к соответствующим нходам элемента, а информационными выходами - к входам соответствующих входных интеграторов, выходы которых подсоединены к управляющим входам входных ключей, входы интеграторов коррекции и кратковременной памяти соединены с выходом преобразователя напряжения в частоту, информационный вход которого подключен к выходу суммирующего интегратора, выход интегратора коррекции подсоединен к управляющим входам ключей коррекции, а первый выход интегратора кратковременной памяти и выход интегратора длительной памятиподключены к соответствующим входамэлемента ИЛИ, выход которого соединен с управляющими входами ключейвходной памяти, информационный входинтегратора длительной памяти подключен к второму выходу интеграторакратковременной памяти.10 Интегратор коррекции содержитэлемент аналоговой памяти, зарядноразрядную цепь и триггер, выход которого является выходом интегратора,а вход соединен с входом элементааналоговой памяти и через зарядноразрядную цепь подключен к входу интегратора.Интегратор кратковременной памяти соцержит элемент аналоговой памяти, зарядную цепь, выполненную ввиде последовательно соединенных резистора и диода, и триггер, выходкоторого является первым выходоминтегратора, а вход соединен свходом элемента аналоговой памяти,с вторым выходом интегратора и череззарядную цепь с его входом.Интегратор длительной памяти содеркит элемент памяти, первый и второй триггеры, источник напрякенияи ключ, вход которого подключен кчсточнику ьапряжения, управляющийвход подключен к выходу первоготриггера, а выход соединен с входомэлемента памяти и входом второго 35 триггера, выход которого являетсявыходом интегратора, нход первоготриггера является входом интегратора.На чертеже приведена схема адап О тинного нейроноподобного элемента.Элемент содержит входные ключи 1,ключи 2 нхоцной памяти, ключи З.коррекции, входные интеграторы 4, преобразователь 5 напряжения н частоту,суммирующий интегратор б, интегратор17 коррекции, интегратор 8 кратковременной памяти, интегратор 9 длительной памяти, элемент ИЛИ 10, триггер11 входных интеграторов 4, входы 12,выход 13, источник 14 напряжения,элемент 15 памяти (длительной) итриггеры 16 и 17 интегратора 9 длительной памяти, триггер 18, заряд. но-разрядную цепь 19 и элемент 20аналоговой памяти интегратора 7 кор-рекции, зарядную цепь 21, триггер22 и элемент 23 аналоговой памятикратковременной) интегратора 8кратковременной памяти, кгюч 24 интегратора 9 длительной памяти.60 Адаптивный нейрбноподобный элемент работает следующим образом.В исходном состоянии элементаключи 1, 3 и 24 находятся в непроводящем состоянии, ключи 2 - в про водящем состоянии. На ныходах всехтриггеров 11, 1 б, 17, 18 и 22низкий уровень, т.е. логическийноль.Зарядно-разрядная цепь 19 интегратора 7 коррекции обеспечиваетзаряд до уровня срабатывания триггера 18 за 2-3 самых редких импульсаи разряд до уровня отпускания - за2-3 периода между ними.Зарядная цепь 21 обеспечивает заряд элемента 23 памяти за 10-20 редких импульсов до уровня срабатывания триггера 22 и за 50-100 - доуровня срабатывания триггера 1 б.Время разряда элемента 23 памятиопределяется токами утечки и на несколько порядков больше времени заряда,Входные зарядно-разрядные цепи 19обеспечивают заряд элементов памятивходных интеграторов 4 за 10-20 ред ких импульсов до уровня срабатывания триггеров 11 и разряд до уровняотпускания - за 10-20 периодов между ними,Зарядно-разрядные цепи 19 обеспечивают заряд и разряд элементов памяти через ключи 3 за время в 1020 раз больше, чем через ключи 2.Триггеры 11, 17 и 1 б срабатывают,т.е. выдают сигнал логической единицы, при уровне входного сигнала примерно 0,8 уровня единицы, а сбрасываются, т,е. выдают сигнал логического нуля, при уровне сигнала нижелогического нуля.Триггер 22 срабатывает при достижении 0,5 уровня логической единицы.Отпускание происходит подобно отпусканию триггеров 11. Преобразователь5 напряжения в частоту имеет зонунечувствительности, а в оставшейся 40части рабочего диапазона вырабатывает импульсы с частотой, пропорциональной сигналу управления,Входы 12 элемента. обычно подключены к выходам таких же элементов, 45поэтому на них подаются импульсныесигналы в диапазоне частот (0,35++1,00)Р -м постоянной длительности иамплитуды. Между собойвходные импульсы не синхронизированы. 50В зависимости от назначения элемента резисторы на входах суммирующего интегратора б подбираются таким образом, чтобы сигналы проходили через элемент при наличии сигна" лов хотя бы на одном, двух илибольшинстве входов.Импульсы, поступающие на входы 12, вызывают рост напряжения на накопителях входных интеграторов 4 до 60 тех пор, пока не сработают триггеры 11 и не переведут ключи 1 в проводящее состояние.Импульсы с входов 12 поступают через ключи 1 на входы суммирующего интегратора б, на его выходе вырабатывается напряжение, которое обуславливает появление импульсов некоторой частоты на выходе 13. Эта частота зависит от количества и частоты входных сигналов. После снятия сигналов на входах 12 сигналы на выходе 13 через время задержки также исчезают.Появление сигналов на выходе 13 вызывают рост напряжения на элементах 20 и 23 памяти. В том случае, если время генерирования сигналов на выходе 13 было достаточно длительным, что является признаком прохождения через элемент потока рабочей информации, то срабатывает прежде всего триггер 22, который через элемент ИЛИ 10 переводит ключи 2 в не- проводящее состояние, чем обеспечивает запоминание состояния входов элемента по крайней мере на время разряда элемента 23 памяти.Те входы 12 элемента, на которых не было достаточно интенсивных сигналов, остаются отключенными от входов суммирующего интегратора б, а элементы памяти соответствующих входных интеграторов 4 остаются незаряженными.Триггеры 11 после включения с помощью собственных цепочек резисторов, поддерживающих напряжение вы.ше уровня отпускания, становятся на самоблокировку.Однако в дальнейшем, при переда- че через элемент, находящийся в состоянии памяти, некоторой информации возможна незначительная коррекция состояния входов.Это происходит в том случае, если в режиме памяти почти через все включенные входы проходят сигналы.При этом срабатывает триггер 18 и переводит ключи 3 в проводящее состояние. Если оказалось, что при перВичном запоминании один-два входабыли включены или не включены неправильно, то через соответствующие зарядно-разрядные цепи 19 обеспечивается возможность откорректировать эту ошибку, но для этого нужно уже значительно больше времени.В том случае, если через элемент передаются сигналы настолько долго, что срабатывает триггер 16 интеграто. ра 9 длительной памяти, то с помощью ключа 24 к источнику 14 напряжения подключается элемент 15 длительнойпамяти. В результате обеспечивается весьма длительное запоминание рабочего состояния элемента.Однако при длительномнеиспользовании элемента в рабочих каналах передачи информации, что свидетельствует о ненадобности созданной цепи, и. элемент 23 кратковременной памяти и в конце концов, элемент 15 дли1103259 тельной памяти разряжаются до уровня отпускания. Таким образом, обеспечивается возврат элемента в исходное состояние,.а ненужная информация стирается. 12 ГСоставитель А.Маследактор Л,Алексеенко Техред А.Ач тор Л.ПИлипенк о раж б 99енного комитета СССетений и открытий5, Раушская наб., д ак одписн оектная ент Ужгород Филиал ППП 5031/39 Т ВНИИПИ Государст по делам изоб 113035, Москва, Ж Предлагаемый адаптивный нейроноподобный элемент обеспечивает накопление и передачу инФормации, запоминание, коррекцию и возврат в исходное состояние.