Устройство формирования импульсов на мдп-транзисторах

СОВЕТСИИХЛИСТИЧЕСНИБЛИН б 114 Н 03 К 94 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ф".пан НИ(56) Авторское свидетельство СССФ 1170599, кл, Н 03 К 5/15, 1984Авторское свидетельство СССРУ 531284, кл. Н 03 К 19/08, 1974 ИМПУЛ РИИРОВАНОРАХ(57) Изобретениеной технике и мож носится к импуль использоваительнои и вычисно в приборах изм лительной техники режимных воздейст ния - расширение в качестве датчи ий, Цель изобрет кциональных ПИСАНИЕ ИЗОБР А ВТОРСНОМУ СВИДЕТЕЛЬСТВ134533возможностей и повьшение надежности - достигается путем регулирования уровней формируемых импульсов, блокировки выхода по внешнему сигналу и перевода выхода устройства в высокоимпедансное состояние при коротком замыкании выходной шины, Для этого в устройство дополнительно введены согласующий усилитель 1, два дополнительных двухтактных усилителя 2 и 25, четыре инвертора 19, 20, 22 и 23, предварительный усилитель 24 низкого уровня, элемент 2 И-ИЛИ-НЕ 21, эле -9мент 26 задержки, три трехуровневыхтранзисторных цепочки 4, 7 и 27, коммутируюший транзистор 28 и пять блокирующих транзисторов 14, 15, 16, 17и 18, В устройстве обеспечиваетсяблокировка выходного сигнала при коротком замыкании выходной шины 35на высокий или низкий уровень напряжения, Это позволяет использоватьустройство в случаях, при которыхвозможны короткие замыкания выходнойшины, что расширяет область его применения. 2 ил.Изобретение относится к импульсной технике и может быть использовано в приборах измерительной и вычислительной техники в качестве задатчика режимных воздействий,Цель изобретения - расширениефункциональных возможностей и повышение надежности за счет обеспечениявозможности регулирования уровнейформируемых импульсов блокировкивыхода по внешнему сигналу и перевода выхода устройства в высокоимпедансное состояние при коротком замыкании выходной шины, Цель достигается путем введения в устройство согласующего усилителя, двух дополнительных двухтактных усилителей,предварительного усилителя низкогоуровня; четырех инверторов, элемента 2 И-ИЛИ/НЕ элемента задержки,трех двухтранзисторных цепочек, коммутирующего и пяти блокирующих транзисторов,На фиг,1 приведена принципиальнаясхема устройства; на фиг,2 - временные диаграммы работы устройства вразличных режимах, соответствующихраэличным моментам времени. 152025 Устройство содержит согласующий ЗО усилитель 1, первый дополнительный двухтактный усилитель 2, инвертор с токостабилизирующей нагрузкой 3, первую трехтранэисторную последовательную цепочку 4, первый 5 и второй 6 двухтактные усилители, вторую трехтранэисторную последовательную цепоч 2ку 7, усилитель 8 обратной связи, первый 9, второй 1 О третий 11 накопительные конденсаторы, первую 12 и вторую 13 двухтранэисторные цепочки, первый 14, второй 15, третий 16 четвертый 17, пятый 18 блокирующие транзисторы, первый 19 и второй 20 инверторы, элемент 2 И-ИЛИ/НЕ 21, третий 22 и четвертый 23 инверторы, предварительный усилитель 24 низкого уровня, второй дополнительный двухтактный усилитель 25, элемент задержки 26, третью двухтранзисторную цепочку 27, коммутирующий транзистор 28, шину 29 питания, общую шину 30, шину 31 входного сигнала, шину 32 блокирующего сигнала, шину 33 низкого уровня, шину 34 высокого уровня, выходную шину 35.Согласующий усилитель 1, первый дополнительный двухтактный усилитель 2, инвертор с токостабилизируюшей нагрузкой 3, первая трехтранзисторная последовательная цепочка 4, первый 5 ивторой 6 двухтактные усилители, вторая трехтранзисторная последовательная цепочка 7, усилитель обратной связи 8, первый инвертор 19, второй,инвертор 20, третий инвертор 22 и предварительный усилитель низкого уровня 24 включены между шиной питания 29 и общей шиной 30. Вход 36 согласуюшего усилителя 1 подключен к шине 31 входного сигнала, а его выход 37 - к инвертируюшему входу 38 дополнительного двухтактногоной последовательной цепочки 4, Третий накопительный конденсатор 1включен между выходом 60 второгодвухтактного усилителя 6 и точкойсоединения 61 зарядного и второго 56транзисторов второй трехтранзисторной последовательной цепочки 7. Выход 62 элемента задержки 26 подключен к выходу первого инвертора 19,выход которого подключен к входувторого инвертора 20, к второму входу 63 элементаИ-ИЛИ/НЕ 21 и к затвору первого транзистора 64 второйдвухтранзисторной цепочки 13. Выходвторого инвертора 20 подключен ктретьему входу 65 элемента 2 И-ИПИ/НЕ 21 и к затвору второго транзистора 66 второй двухтранзисторной цепочки. 13. Четвертый вход 67 элемента 2 И-ИЛИ/НЕ 2 подключен к выходу68 третьего инвертора 22, Первыйвход 69 элемента 2 И-ИЛИ/НЕ 21 подключен к входу 70 третьего инвертора22 и к выходной шине 35. Элемент2 И-ИЛИ/НЕ 21 и третий инвертор 22включены между шиной. питания 29 и одним из входов 71 третьей двухтранзисторной цепочки 27. Выход 72 четвертого инвертора 23 подключен кзатворам транзисторов 73 и 74 третьей двухтранзисторной цепочки 27и к затвору одного иэ транзисторовпервой двухтранзисторной цепочки 12,затвор второго транзистора которойподключен к точке 75 соединения транзисторов 64 и 65 второй двухтранзисторной цепочки 13, Точка 76 соединения первого и второго транзисторов второй трехтранзисторной последовательной цепочки 7 подключен к стокупятого блокирующего транзистора 18ик повторяющему входу 77 второгодополнительнго двухтактного усилителя 25, инвертирующий вход 78 которого подключен к стоку четвертогоблокирующего транзистора 17 и к выходу 79 предварительного усилителя низкого уровня 24, Второй дополнительный двухтактный усилитель 25 включен между шиной 34 высокого уровня и шиной 33 низкого уровня, Выход 80 второго дополнительного двухтактного усилителя 25 подключен к вы 55 Истоки всех блокирующих транзисторов 14-18, сток коммутирующего транзистора 28 подключены к точке з 13453394 усилителя 2, к входу 39 инверторас токостабилизирующей нагрузкой 3,.к затвору первого транзистора 40первой трехтранзисторной последова 5тельной цепочки 7 и к входу 41 элемента задержки 26. Выход 42 первогодополнительного двухтактного усилителя 2 подключен к. входу 43 усилитетеля 8 обратной связи к входу 44предварительного усилителя 24 низкого уровня, Выход 45 усилителя 8 обратной связи подключен к затворуопервого транзистора 46 первой трехтранзисторной последовательной цепочки 4, инвертирующим входам 47 и 48соответственно первого 5 и второго6 двухтактных усилителей, а такжек затворам зарядных транзисторовинвертора с токостабилизирующей на Огрузкой 3, первой 4 и второй 7 трехтранзисторных последовательных цепочек, стоки которых подключены кшине питания 29, Первый накопительный конденсатор 9 включен между точкой соединения первого 46 и второго49 транзисторов первой трехтранэисторной последовательной цепочки 4 иточкой соединения зарядного транзистора и нагрузочного транзистора 50 ЗОинвертора с токостабнлиэирующей нагрузкой 3.Выход 51 инвертора с такостабилизирующей нагрузкой 3 соединен сзатвором и истоком нагруэочного транзистора 50, а также стоком переключающего транзистора 52 того же инвер -тора, исток которого соединен с общей шиной 30 и подключен к повторяющим входам 53-55 соответственно первого дополнительного двухтактногоусилителя 2, первого 5 и второго 6двухтактных усилителей а также кзатворам вторых транзисторов 49 и 56первой 4 и второй 7 трехтранзисторных последовательных цепочек, Перваядвухтранзисторная цепочка 112 включе-.на между общей шиной 30 и выходом57 элемента 2 И-ИЛИ/НЕ 21. Втораядвухтранзисторная цепочка 13 включена между выходами 37 и 42 соответственно согласующего усилителя 1 идополнительного двухтактного усилителя 2.Второй накопительный конденсатор ходкой шине 35.1 О включен между. выходом 58 первогодвухтактного усилителя 5 и точкойсоединения 59 зарядного и второго 49транзисторов первой трехтранэистор 5134 81 соединения транзисторов 73 и 74 третьей двухтранзисторной цепочки 27. Сток первого блокирующего транзистора 14 подключен к выходу 42 первого дополнительного двухтактного усилителя 2, Сток второго блокирующего транзистора 15 подключен к выходу 51 инвертора с токостабилизирующей нагрузкой 3. Сток третьего блокирующего транзистора 16 подключен к выходу 60 второго двухтактного усилителя 6. Исток коммутирующего транзистора 28 подключен к общей шине 30. Затворы всех блокирующих транзисторов 14-1 8 подключены к выходу 57 элемента 2 .И-ИЛИ/НЕ 21. Второй вход 82 третьей двухтранзисторной цепочки 27 подключен к шина 33 низкого уровня. Вход 83 четвертого инвертора 23 и затвор блокирующего транзистора 28 подключены к шине блокирующего сигнала 32.На фиг.2 позициями 84-99 обозначены временные диаграммы напряжений в следующих точках устройства: на шине входного сигнала - 84, на выходе согласующего усилителя - 85, на выходе первого дополнительного двухтактного усилителя - 86, на выходе первого инвертора - 87, на выходе второго инвертора - 88, в точке соединения 75 транзисторов второй двухтранзис-. торной цепочки - 89, на выходе инвертора с токбстабилизирующей нагрузкой -90, в точке. соединения первого и второго транзисторов первой трех- транзисторной последовательной це - почки - 91 - на выходе первого двухтактного усилителя - 92, в точке соединения первого и второго транзисторов второй трехтранзисторной последовательной цепочки - 93, на выходе предварительного усилителя низкого уровня - 94, на выходной шине - 95, на выходе третьего инвертора - 96, на шине высокого уровня - 97, на выходе элемента 2 И-ИЛИ 1 НЕ 98, в точке 81 соединения транзисторов и третьей двухтранзиаторной цепочки - 99.Пунктиром по оси времени показаны значения напряжения на шине 33 низкого уровня,Устройство функционирует следующим образом.В соответствии с временной диаграммой фиг,2 во время Т - Т устройство работает в режиме формирования выходных импульсов; во время 5339Т 4 - Т 6 - при коротком замыканиивыходной шины на высокий уровеньнапряжения, во время Т - Т, - прикоротком замыкании шины выходногосигнала на низкий уровень напряжениями,ВО время Т Т при которомвыход устройства внешним сигналомпереводится в высокоимпедансное состояние.В режиме формирования выходныхимпульсов работа устройства осуществляется следующим образом,Во время Т на шине входного сигонала 31 низкий уровень напряжения,следовательно на выходе 37 согласующего усилителя 1 установится высокийуровень напряжения, который установитнизкие уровни напряжения на выходе20 51 инвертора 3 с токостабилизирующейнагрузкой и на выходах всех двухтактных усилителей, Высокий уровень напряжения установится на выходе 45усилителя 8 обратной связи и на выхо 25 де 79 предварительного усилителя 24низкого уровня, В результате на выходе 80 и на выходной шине 35 установится уровень напряжения, соответствующий уровню напряжения на шиЗО не 33, В это время происходит зарядвсех. накопительных конденсаторов доуровня питающего напряжения. Высокиеуровни напряжения установятся на выходе 74 четвертого инвертора 23, на35выходе 73 третьего инвертора 22 ина выходе второго инвертора 20, Врезультате на выходе 57 элемента2 И в И,ФЕ 21 установятся уровниянапряжения, равные уровню напряженияна шине 33 низкого уровня Следовательно, все блокирующие транзисторызакрыты и не блокируют прохождениеуправляющих сигналов на входы 77 и78 второго дополнительного двухтакт 45,ного усилителя 25,С приходом на входную шину 31высокого уровня (время Т, ) на выходе37 согласующего усилителя 1 установится низкий уровень напряжения.Причем благодаря зарядам на накопительных конденсаторах 9 и 10 навыходе 51 установится уровень напряжения, близкий к 3 Е, а на выходе 76 благодаря заряду на накопительном конденсаторе 11 установитсяуровень напряжения, близкий к уровню2 ЕФормирование на выходе 76уровня импульса близкого к 2 Епозволит повысить нагруэочную спо 7 1345339 8й, а Высокий уро вен ь 1 ельнос 1 и Равныйнапряжения с выхода 42 передается элемента задержки 26, В этом времяна точку соединения транзисторов 7 5 выход 57 элемента 2 И-ИЛИ/НЕ 21 заковторой двухтранзисторной цепочки 13. Рочен на обшую шину, После окончанияВ первои двухтранзисторной цепочке импульса на этом выходе сформируетсяч512 оба транзистора открыты, что ис- высокий уровень, благодаря чему з аключает на выходе 57 элемента 2 блокируются выходы 42, 51, .60, 76 иИ-ИЛИ/НЕ 21 формирование высокого 79 на шину 33 и выходная шина 35уровня. Когдана выходе первого инвертопереключится в высокоимпедансное сосра 19 устанавливается высокий уро- тояние, исключив протекание токавень напряжения, а на выходе второго короткого замыкания через повторяюинвертора 20 - низкий в точке соеди- ший транзистор второго дополнительно 1нения транзисторов 75 второй двух- го двухтактного усилителя 25.транзисторной цепочки 13 установится 15 Во время Т - Т, на шину 32 понизкий уровень напряжения и блокиров- ступает высокий уровень напряжения,ка выхода 57 на общую шину снимается, На. выходе. 72 четвертого инвертора 23Во время Т - Т э на шину входно- установится низкий уровень напряжего сигнала 31 поступает высокий уро- ния, что исключит протекание тока вень напряжения, и устройство уста О .через первую двухтранзисторную цепочнавливается в исходное состояние. Во ку 12 и на выходе 57 установится вывремя переходного процесса в точке сокий уровень напряжения, а истокисоединения транзисторов 75 второй . всех блокирующих транзисторов через двухтранзисторной цепочки 13 форми- . ключевой транзистор 28 подключатся руется импульс, по длительности рав к общей шине, Высоким уровнем напряный задержке на элементе задержки, жения на выходе 57 через блокирующие который блокирует точку 57 на общую транзисторы выходы 42, 51,.60, 76 и шину. 79 подключатся к общей шине 30. ВыВ дальнейшем работа устройства в ход 80 переключится в высокоимпедансэтом режиме повторяется. ное состояние. Переключение истоковВо время Т 4 - Т шина выходного блокируюших транзисторов в режиме сигнала 35 закорочена на высокий уро-высокоимпедансного состояния выхода вень напряжения. устройства необходимо для случая,когда уровень напряжения на выходнойВо время Т 4 происходит сменашине 35 более отрицательный, чем на уровня входного сигнала с высокогона низкий. Во время смены в точке шине 33 низкого уровня и разность 75 сформируется импульс, который бло- напРяжении пРевысит поРоговое напрякирует выход 57 элемента 2 И-щПуНЕ жение МДП-транзисторов втоРого дополна Общую шину После ОКончания им- Кительного двухтактного усилите я 25) пульса в точке 75 на выходе 57 эле О чтобы исключить протекание тока с мента 2 И-ИЛИУНЕ сформируется высо- шины 35 на шины высокого 34 и низкогочкий уровень напряжения, все блокирую- Уовиеищие транзисторы откроются и на выхо- Таким образом, введение блокировдах 42, 51, 60, 76 и 79 установятся ки выхода устройства при подаче уровня напряжения, равные уровню на внешнего управляющего сигнала поэвопряжения на шине низкого уровня 33, ,ляет в этом режиме на выходную шину Оба транзистора второго дополнитель подавать сигналы с других устройств, ного двухтактного усилителя 25 закро- Наличие блокировки выходного ются, т.е, выход устройства перейдет . ,сигнала при коротком замыкании выв высокоимпедаисное состояние, что БО ходной шины на высокий или низкий исключит прохождение тока короткого уровень напряжения позволяет испольэамыкания через ключевой транзисторзовать устройство в случаях, при ковторого дополнительного усилителя 25, торых возможны короткие замыканияВо время Т - Т шина выходного. выходной. шины, что значительно рассигнала закорочена на низкий уровень б ширяет области применения устройства. напряжения, Во время смены входного Подключение двухтактного усилителя сигнала на шине входного сигнала 31 25 к шинам высокого и низкого уровс низкого на высокий в точке 75 ней позволяет с помощью регулировки формируется короткий Импульс, по дли- этих уровней напряжений регулироватьуровни формируемых импульсов, чтотакже расширяет функциональные возможности устройства,1Формула изобретения Устройство формирования импульсов на МДП-транзисторах, содержащее инвертор с токостабилизирующей нагрузкой, со стоящий из последовательно соединенных переключающего, нагрузочного и зарядного транзисторов, первый и второй двухтактные усилители, первую и вторую.трехтранзисторные последовательные цепочки, усилитель обратной связи, включенные между шиной питания и общей шиной первый, второй и третий накопительные конденсаторы, выход инвертора с токостабилизирующей нагрузкой, являющийся точкой соединения затвора и истока нагрузочного и стока переключаюшего транзисторов этого инвертора, подключен к повторяющим входам первого и второго двухтактных усилителей, а также к затворам вторых транзисторов первой и второй трехтранзисторных последовательных цепочек, первый накопительный конденсатор включен между точкой соединения первого и второго траизисторов первой трехтранзисторной последовательной цепочки и точкой соединения зарядного и нагрузочного транзисторов инвертора с токостабилизирующей нагрузкой, второй накопительный конденсатор включен между выходом первого двухтактного усилителя и точкой соединения зарядного и второго транзисторов первой трехтранзисторной последовательной цепочки, третий накопительный конденсатор включен между выходом второго двухтактного усилителя и точкой соединения истоков зарядного и второго транзисторов второй трехтранзисторной последовательной цепочки, выход усилителя обратной связи подключен к затворам зарядных транзисторов, стоки которых подключены к шине питания первой и второй трехтранзисторных последовательных цепочек и инвертора с токостабилизируюшей нагрузкой, а также к затвору первого транзистора первой трехтранзисторнойпоследовательной цепочки и к инвертирующим вхо,дам первого и второго двухтактных усилителей, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей и40 45 ходу второго инвертора и к третьемувходу элемента 2 И - ИЛИ/НЕ, четвертыйвход которого подключен к выходу третьего инвертора, первая двухтранзисторная цепь включена между общей 50 5 10 15 20 25 30 35 повышения надежности, в него допол,нительно введены согласующий усилитель, первый и второй дополнительные двухтактные усилители, первый, второй, третий и четвертыйинверторы, элемент 2 И - ИЛИ/НЕ,пред-.варительный усилитель низкого уровня,первая, вторая и третья двухтранзисторные цепочки, элемент задержки,коммутируюшггй транзистор, первый,второй, третий, четвертый и пятыйблокирующие транзисторы, причем согласуюший усилитель, первый дополнительный двухтактный усилитель, первый, второй и четвертый инверторы,предварительный усилитель низкогоуровня включены между шиной питанияи обшей шиной, второй дополнительныйдвухтактный усилитель включен междушинами высокого и низкого уровней,а его выход подключен к выходной шине, к входу третьего инвертора и кпервому входу элемента 2 И-ИЛИ/НЕ,который так же, как и третий инвертор, включен между шиной питания иодним из входов третьей двухтранзисторной цепи, второй вход которойподключен к шине низкого уровня, выход согласующего усилителя подключен к входу инвертора с токостабилизируюшей нагрузкой, к входу элементазадержки, к инвертируюгпему входупервого дополнительного двухтактногоусилителя и затвору первого транзистора второй трехтранзисторной последовательной цепочки, выход элементазадержки подключен к входу первогоинвертора, выход которого подключен к входу второго инвестора, к второмувходу элемента 2 И-ИЛИгНЕ и к затворупервого транзистора второй двухтранэисторной цепочки, затвор второготранзистора которой подключен к вышиной и выходом элемента 2 И-ИЛИ/НЕ,вторая - между выходами согласующегоусилителя и первого дополнительногодвухтактного усилителя, выход элеМента 2 И-ИЛИНЕ подключен к затворам всех блокируюших транзисторов, затворы первого и второго транзисторов первой двухтранзисторной цепочки подключен соответственно к точке соединения транзисторов второй двух1345339 12транзисторов второй трехтранзисторнойцепочки и повторяющего входа второгодополнительного двухтактного усилителя, к выходу предварительного усилителя низкого уровня, истоки всехблокирующих транзисторов подключенык точке соединения транзисторов третьей двухтранзисторной цепочки, аинвертирующий вход второго дополнительного двухтактного усилителя подключен к выходу предварительногоусилителя низкого уровня, вход которого соединен с входом усилителя обратной связи и подключен к выходупервого дополнительного двухтактногоусилителя, а вход согласующего усилителя соединен с шиной входного сигнала,транзисторной цепочки и к выходу четвертого инвертора, подключенного к затворам транзисторов третьей двух- . транзисторной цепочки,. коммутирующий транзистор; включен между точкой соединения транзисторов третьей двух- транзисторной цепочки и общей шиной, а затвор этого транзистора подключен к шине блокирующего сигнала и к входу четвертого инвертора, стоки первого, второго, третьего, пятого и четвертого блокирующих транзисторов соответственно подключены к выходу первого дополнительного двухтактного усилителя, к выходу инвертора с токо- стабилизирующей нагрузкой, к выходу второго двухтактного усилителя, к точке соединения первого и второго Фиа 2оставитель ентуевКорректор Л, Патаи Редактор М,Недолуженко Техре з 4931/54 Тираж 900 ВНИИПИ Государственного комитета СС по делам изобретений и открытий 11 3035, Москва, Ж, Раушская наб, сн 4/ Производственно-полиграфическое предприятие, г, Ужгород, ул, Проект