Устройство формирования импульсных сигналов и уровней постоянного напряжения на мдп транзисторах

СОЮЗ СОВСОЦИА ЛИСРЕСПУБЛ И 9) 111) 2 53, 17/68 Н 03 ОСУДАРСТВЕННЫЙ НОМИТЕТ ССС О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ ОПИСА ИЗОБРЕТЕН ВТОРСКОМУ С ЕЛЬСТВУ юл. У 4В.П.Сидоренко тво ССС 5) 1984 то обеспечивает чи на шину выход лов от других ис автоматический п ройства в высок ние, защиту от б Се троицка ьших токов в кл(54) УСТРОЙСТВО ФОРМИРОВАНИЯ ИМПУЛЬСНЫХ СИГНАЛОВ И УРОВНЕЙ ПОСТОЯННОГОНАПРЯЖЕНИЯ НА МДП-ТРАНЗИСТОРАХ(57) Изобретение может быть использовано н качестве устройства формирования импульсных режимных воздействий в приборах измерительной и вычислительной техники. Целью изобре-.тения являетгя расширение функциональных возможностей. Цель достигается в результате введения в устройство дополнительных блоков: блока 1 чах и повышение надежности устроиства. На чертеже также показаны блоки 9-12 управления ключами логических "0" и "1", шина 13 управленияпромежуточным состоянием, шина 14входного сигнала, шина 15 переключения фазы, шины 17 и 8 напряжениялогической "1" и "0" соответственно,шина 17 выходного сигнала, общая шина 19. Позициями 20-61 показаны входы и выходы соответствующих блоков.7. з.п. ф-лы 3 ил,И 6(56) Авторское свидетел1170599, кл. Н 03 К 5Электронная техника.вып. 104. М.: ЦНИИ "Эле1983, с. 109, рис. 1. усилителеи задер линией 2 задержк уровня выходного чателя 3 фазы, б мутатора 7 уровн восстановления в анного сигнала сдетектора 4 сменысигнала, переклюока 5 защиты,коми устройства 8ходного уровня,возможность подаого сигнала сигнаочников информации,ревод выхода устимпедансное состоя13Изобре 1 с.кгс относится к иМпульсной технике и может быть испольэогано в качестве устройства формирования импульсных режимных воздействий в приборах измерительной и вычислительной техники.Целью изобретения является расширение функциональных воэможностей устройства эа счет введения режима переключения фазы выходного сигнала и повышение надежности устройства благодаря переводу выхода устройства в промежуточное высокоимпедансное состояние при коротком замыкании шины выходного сигнала на высокий или низкий уровень напряжения. Цель изобретения достигается путем введения в устройство дополнительных блоков - блока усилителей задержанного сигнала с линией задержки, детектора смены уровня выходного сигнала, переключателя фазы, блока защиты, коммутатора уровня, устройства восстановления выходного уровня. Благодаря введенным блокам обеспечивается воэможность подачи на шину выходного сигнала сигналов от других источников информации, регулирование уровней и переключение Фазы выходных импульсов, н такя; обеспечивается автоматический перевод выхода устройства в высокоимпс"ансное состояние при коротком эамканни выходной шины, т,е, защита отольших токов в ключах и ледовательно, повышение надежности угсройства.Иа фиг,приведена функциональная схема предлагаемого устройства, на фи". 2 и ". - принципиальные схемы основных блоков устройства на МДПр.пзис.орах,Устройсчво с держит блок 1 усили.елей задержанного сигнала, линию 2э дс;.ржки п.р ключатель 3 фазы, детектор 4 смс ны ;ровня входного сигнала устройство 5 защиты, блок 6 управления промежуточным состоянием,коммутатор 7 уровня устройство 8восстановления выходного уровня, блок9 управления ключом логической .блок 10 управления ключом логическогс "О", ключ 11 цогической "1",к.воч 12 логического "0", шину 13управления промежуточным состоянием,.пину 14 входного сигнала, шину 15с.игнала переключения фазы, шину 16напряжения логической "1", вину 17выходного сигнала, шину 18 напряже 70752ния логического "0", общую шину 19,Шина 13 управления промежуточнымсостоянием подключена к первому входу 20 блока 6 управления промежуточным состоянием, к первому входу21 коммутатора 7 уровня и к второмувходу 22 устройства 8 восстановления. Шина 14 входного сигнала подключена к первому входу 23 переключателя 3 фазы, а шина 15 сигнала переключения фазы подключена к второмувходу 24 переключателя 3 фазы, Пер"вый выход 25 переключателя 3 фазы 5 подключен к второму входу 26 блока9 управления ключом логической "1"и к первому входу 27 детектора 4смены уровня входного сигнала, Второй выход 28 переключателя 3 фазы 2 О подключен к входу 29 линии 2 задержки, к второму входу 30 блока управления ключом логического "0" и кпервому входу 31 устройства 8 восстановления выходного уровня. Выход 32линии 2 задержки подключен к входу 33блока 1 усилителей задержанных сигналов, первый выход 34 последнегоподключен к. второму входу 35 детектора 4 смены уровня входного сигналаЗО и к первому входу 36 устройства 5защиты, второй вьгход 37 подключен ктретьему входу 38 детектора 4 сменыуровня входного сигнала и к второмувходу 39 устройства защити. Выход40 детектора 4 смены уровня входного сигнала подключен к третьему входу 41 устройства 5 защиты. Выход 42устройства 5 защиты подключен к второму входу 43 блока 6 управления 40 промежуточным состоянием, а его выход 44 подключен к первым входам 45и 46 блоков 9 и 10 управления ключом логической "1 и логического"0" соответственно. Вход 47 ключа 11 45 логической "1" подключен к шине 16напряжения логической "1". Вход 48ключа 12 логического "О" подключенк шине 18 напряжения логического "0"и к второму входу 49 коммутатора 7 5 О уровня. Выход 50 коммутатора 7 уровня подключен к третьему входу 51блока 10 управления ключом логического "0", к третьему входу 52 блока 9 управления ключом логической1370 1 О 20 40 45 50 55 устройства 8 глосстановления и к четвертому вход". 57 устройства 5 защиты, Второй выход 58 блока 9 управления ключом логической 1" подключен к четвертому входу 59 детектора 4 смены уровня входного сигнала. Первый выход 60 блока управления ключом логической "1" подключен к управляющему входу 61 ключа 11 логической "1", Выход 62 блока 10 управления ключом логического цО" подключен к управляювхо 63 ключа 12 логичесщему дукого "0".Блок 1 усилителей задержанного 15 сигнала, переключатель 3 фазы, блок 6 управления промежуточным состоянием, коммутатор 7 уровня, устройство 8 восстановления выходногоуровня, блок 9 управл ния ключом логического "0" и блок 10 управления ключом логической "1" выполнены на МДП-транзисторах и включены между шиной 64 питания и оСщей шиной 19.Блок 1 усилителей задержанного 25 сигнала служит для формирования прямого и инверсного сигналов, задержанных относительно входного, и состоит из последовательно включенных первого 65 и второго 66 инверторов, 30 Вход 33 блока 1 усилителей является входом первого инвертора 65, выход которого является первым выходом 34 этого блока, а выход второго инвертора бб является вторым выходом 37 этого блока. Переключатель 3 фазы обеспечивает формирование прямого или инверсного сигнала в зависимости от сигнала, подаваемого на шину 15 сигнала переключения фазы, Он состоит иэ четырех инверторов 67-70 и двух транзисторбв 71 и 72. Вход первого инвертора 67 является первым входом 23 переключателя 3 фазы, а выход этого инвертора подключен к входу второго инвертора 68 и к стоку первого транзистора 71, исток которого является вторым выходом 28 переключателя 3 фазы. Выход второго инвертора 68 соединен со стоком второго транзистора 72, исток которого является первым выходом 25 переключателя 3 фазы, Вход третьего инвертора 69 является вторым входом 24 переключателя 3 фазы, а его выход соединен с входом четвертого инвертора 70 и с затвором второго транзистора 72.Затвор первого транзистора 71 переклю 7 гп4чателя 3 фазы соединен с выходомчетвертого инвертора 70 этого блока.Петектор 4 смены уровня входногосигнала предназначен для формиронацця импульсов при смене уровня входно 1 о си нала, по длительности равныхвремени задержки лицин 2 эацержки,Оц содержит два последовательно соединенных трацзистора 73 и 74, Стоки затвор первого 73 из них являетсясоответственно первым 27 и вторым 35входами детектора 4, а сток и затворвторого транзистора 74 являются соответственно третьим 38 и четвертым 59входами детектора, выход 40 которогосоединен с точкой соединения транзисторов 73 и 74 этого блокаУстройство 5 защиты формирует цасвоем выходе 42 сигнал при короткомзамыкании шины 17 выходного сигнала,Оно содержит инвертор 75 и элемент2 И-ИЛИ/НЕ 76, включенные между шиной 64 питания и пятым входом 53этого блока. Первый 36 и четвертый57 входы устройства 5 защиты составляет первую пару входов по схеме Иэлемента 2 И-ИЛИ/НЕ, а второй вход39 устройства 5 защиты и выход инвертора 75 этого блока составляютвторую пару входов по схеме И этогоэлемента. Третий вход 41 устройства5 защиты является входом по схемеИЛИ элемента 2 И-ИЛИ/НЕ, выход которого является выходом 42 устройства5 защиты,Блок 6 управления промежуточнымсостоянием состоит из инвертора 77и двух транзис.оров 78 и 79. Входинвертора 77 является первым входом 20 блока 6 управления промежуточным состоянием и соединен с затвором второго транзистора 79, стоккоторого подключен к шине 64 питания. Затвор первого транзистора 78соединен с выходом инвертора 77 этого блока, а сток является вторым входом блока 6 управления промежуточнымсостоянием. Истоки транзисторов 78 и79 этого блока объединены и являютсявыходом 44 блока.Коммутатор 7 уровня содержит инвертор 80 и два транзистора 81 и 82.Вход инвертора 80 соединен с затвором первого транзистора 81, истоккоторого соединен с общей шиной иподключен к первому входу 21 коммутатора 7 уровня. Выход инвертора 80подключен к затвору второго транзис 5 13707тора 82, ".ток которого является вторым входом 49 коммутатора 7 уровня,а точка соединения транзисторов 81и 82 является выходом 50 этого блока,Блок 6 управления промежуточнымсостоянием формирует на своем выходе44 блокирующий сигнал при поступлении на его входы 20 и 43 или сигналауправления промежуточным состоянием,или .сигнала с выхода 42 устройства 105 защиты.Устройство 8 восстановления выходного уровня служит для восстановления уровня выходного сигнала при снятии короткого замыкания с шины 17 15выходного сигнала, Устройство 8 восстановления выходного уровня содержит два элемента 2 ИЛИ-НЕ 83 и 84 идва транзистора 85 и 86, причем первый вход первого элемента 2 ИЛИ-НЕ 83 20является первым входом 31 этого устройства, а вторые входы элементов2 ИЛИ-НЕ 83 и 84 подключены к второму входу 22 этого устройства, выходпервого элемента 2 ИЛИ-НЕ 83 соединен с первым входом второго элемента 2 ИЛИ-НЕ 84 и с затвором второготранзистора 86, исток которого соединен с общей шиной 19, а выход второго элемента 2 ИЛИ-НЕ 84 соединен с 30затвором первого транзистора 85,стоккоторого соединен с шиной питания 64.Точка соединения герзого 85 и второго ЯЬ транзисторов является выходом56 устрсйсгва 8 восстановления выходного уровня,Блоки 9 и 10 управления ключамилогической 1" и логического "0"служат для формирования управляющихсигнапов, подаваемых на управляющие 40входы ключей 11 и 12 логической "1"и логического "0".Блок 9 управления ключом логической "1" содсржит два инвертора87 и 88 и два транзистора 89 и 90, 45причем входы инверторов 87 и 88 соединены с нторьи входом 26 этого блока, а их выхопы являются соответстнечцо вторым 58 и первым 60 выходамиэтого блока. Стоки транзисторов 89 50и 90 этого блока соединены соответственно с выходами первого 87 и второго 88 инверторов, их истоки подключены к третьему входу 52, а затворы - к первому входу 45 блока 9 55управления ключом логической "1".Блок 10 управления ключом логического "О" содержит инвертор 91 и 52 6транзистор 92, причем вход инверто - ра является вторым входом 30 этого блока, а,выход - выходом 62 этого блока, сток транзистора 92 соединен с выходом инвертора 91 этого же блока 10, а затвор и исток являются соответственно первым 46 и третьим 51 входами блока управления ключом логического 0.Ключи 11 и 12 логической "1" и логического "0" представляют собой транзисторы, затворы которых являются управляющими входами 61 и 63 этих ключей.Устройство при формировании выходного сигнала, синфазного входному, работает следующим образом. На шину 13 управления промежуточ" ным состоянием поступает низкий уровень напряжения, что исключает блокировку прохождения управляющих сигналов на выходах 60 и 62 блоков управления ключами. При подаче на входную шину 14 импульсного сигнала, а на шину 15 низкого уровня напряжения на выходе 25 переключателя 3 фазы будет формироваться сигнал, противофазный входному, а на выходе 28 - синфазный. Противофазный сигнал с выхода 25 поступает на вход 26 блока 9 управления ключом логической "1", где инвертируется н поступает на вход 61 ключа 11 логической "1". Синфаэный сигнал с выхода 28 поступает на вход 30 блока управления ключом логического "0". где инвертируется и поступает на вход 63 ключа логического "0". В зависимости от уровня входного сигнала шина выходного сигнала будет подключаться или к шине напряжения логической "1" (при высоком уровне входного сигнала), или к шине напряжения логического "0" (при низком уровне входного сигнала). Таким образом, на шине 17 будут формироваться сигналы высокого и низкого уровней, синфаэные с входным сигналом. С выхода 28 переключателя 3 фазы сигнал, синфазный входному поступает на вход 29 линии 2 задержки, где задерживается н поступает на вход 33 блока 1 усилителей задержанного сигнала, на выходах 34 и 37 которого формируются два противофаэных сигнала, задержанных относительно входного сигнала. С помощью этих сигналов и двух противофаэных сигналов, не эадержан 1370752 8цых относительно входного сигнала на выходе 40 детектора 4 во время переходного процесса, формируется . импульс, по длительности равный длительцости задержки. Этот импульс блокирует выход 42 устройства 5 защиты на общую шину, исключая формирование блокирующего сигнала на выходе 42, и обеспечивает устойчивую работу устройства в режимах формирования выходных сигналов. На выходе устройства 8 восстановления формируется сигнал, синфазный с выходным, Выходное сопротивление устройства восстановления намного больше выходного сопротивления открытых ключей 11 и 12 и в режимах формирования устройством выходных сигналов не оказывает влияния на формирование выходных импульсов.Рассмотрим работу устройства прикоротком замыкании шины 17 выходногосигнала на низкий уровень напряжения.1На выходе 42 устройства 5 защиты вырабатывается блокирующий импульс, который передается через блок 6 управления промежуточным состоянием и блокирует входы 61 и 63 на шину напряжения логического "0", вследствие чего ключи 11 и 12 закрываются и протекание тока через них исключается. В это время на выходе 56 устройства 8 восстановления должен формироваться высокий уровень, но выход 56 эакорочен на низкий уровень напряжения, следовательно, ток будет протекать с выхода 56,Но так как выходное напряжение устройства 8 восстановления большое, то ток этот будет незначительный, Формирование сигнала на выходе 42 устройства 5 защиты будет происходить, когда не будут совпадать фаза входного сигнала и фаза сигнала на выходной шине 17 при работе устрой - ства в режиме формирования синфазных сигналов. Входной сигнал в это время имеет высокий уровень, а выходной сигнал - низкий, следовательно, на выходе 42 вырабатывается сигнал эа исключением времени, когда формируется сигнал на выходе 40 детектора 4 смены уровня входного сигнала, Следовательно, если выходной сигнал начнет формироваться раньше, чем окончится импульс на выходе 40, то воэможно протекание тока во вре Работа устройства при коротком замыкании выходной шины на высокий уровень напряжения аналогична работе при коротком замыкании на шину низкого уровня, за исключением того, что, так как в это время формируются на выходе устройства сигналы, противофазные входному, блокирующий сигнал на выходе 42 формируется тогда, когда сигнал на выходной шине 17 синфазный входному, Таким образом, перевод ключей 11 и 12 в непроводящее состояние осуществляется при коротком замыкании выходной шины на высокий или низкий уровень напряжения в случае работы устройства в режиме формирования синфаэных сигналов входным при несовпадении фаз входного и выходного сигналов, а прц работе в режиме формирования сигналов, противофазных входным - при совпадении фаз входного и выходного сигналов. Когда на шину 13 поступает управляющий сигнал, на выходе 44 блока 6 управления промежуточным состоянием 10 15 20 25 30 35 40 45 50 55 мя переходцого процесса через ключ 11. Это произойдет в том случае, если время задержки сигнала ца лицин 2 задержки будет больше, чем время задержки формирования выходного сигнала относительно входно 1 о. 1 слц эти времена будут равны, то ток через ключ 11 во время короткого замыкания протекать не будет. Так как уровень логического 0 выходного сигнала может отличаться от уровня логического "0" входного сигнала и сигналов, вырабатываемых узлами устройства, то для обеспечения формирования сигнала защиты на выходе 42 необходимо подавать в режимах формирования выходных сигналов уровень напряжения логического "0" шины 18 на входы 51 - 53.Устройство переключается по сигналу на шике 15 на работу в режиме формирования сигналов на выходной шине, противофаэных входным. По этому сигналу фазы сигналов на выходах 25 и 28 изменяются ца противофазные.Все остальные функциональные узлы устройства при работе устройства в режиме формирования выходного сигнала, противофазного входному, работают так же, как в режиме формирования выходного сигнала, синфазного входному.;с сг галов 1 РРГИЯ На ,.ркаггее блок Ггч: скои "1", .ГГ 4 С СКОГО нь:рабатынается сигнал, который перево;:т клк и 1, и 2 в непроводящеесс г янис,: сдновреМен о переводитвьгхоп .6 устройства В восстановления я высскоимнедансное состояние,Кроме того, этим сигналом выход 50коммутатора 7 уровня переключаетсяна Общую шину. Данное коммутированиенеобходимо в том случае, когда уровень напряжения логического 0" нашине 18 будет выше уровня напряженияна общей шине на величину, равнуюили выше порогового напряжения ключей 11 и 12, чтобы исключить протекание через них тока. В случае коммутации вьмода 50 на общую шину на выходах 60 и 62 установятся птенциалы, близкие к потенциалу общей шины,и ключи будут в вьсокоимпедансномсостоянии в диапазоне напряжений отуровня напряжения общей шины и додопустимого высокого уровня напряжения,Устройство формирования импульсньм сигналов и уровней постоянного напряжеи;:; на МДП-транзисторах обеспечива,рн; рование р- улируемьх по уров- импульс;, гх сиггало и уровней потс гяос гаргжягл с переключением. Оа;.чьп. и проти,гый режимы ра,д с . шитой от "орткого замыка,й н ньгсоц;.ОЙ шнъ Иа нсокий и низк уровни ч.,;с,.сн.я и восстановле;Гу уровней выхсдиого сигнгла при и:гг эам.Каг ия с шины выходного сигкала, а также обеспечивает пере: кчвыхода устрс 1 гстча по уп,;.: .я вшему сигнал, д высокоимпеданса: -: сс;.Ол е. Тачгм Обра Ом, предло э.",. устройст. о эа счет расшире:н. режимОв работы расширяет Область оненггя. 4 О 1 мула эобретенИя тяо формирования импульи уровней постоянного МЛД-транзисторах о" р-;аления ключом лоблок управления ключомблок управления проМЕ КУт ОНЫМ СОСТ ЯНИЕМ, ВКЛЮЧЕННЫЕ еж",у шиной,итогия и сбщей шиной, э ткже ключ логической "1" и ключ огчческога "0" выходы блоков уп.:.ягения клк"ами логической "1" и логического 0 соответственно подключены к управляющим входам ключейлогической " 1" и логического "0",ключи логической "1" и логического0 соединены последовательно ивключены между шинами напряженийлогической " 1" и логического "О" аточка соединения ключей подключенак шине выходного сигнала, выход блака управления промежуточным состоянием подключен к первым входам блока управления ключами логической "1" и логического "0", перзьгй вход блока управления промежуточным состоянием подключен к шине управления промежуточным состоянием, о т л и ч а ю - щ е е с я тем, что, с целью расширения функциональных возможностей устройства и повышения надежности, в него дополнительно введены блок усилителей задержанного сигнала, линия задержки, детектор смены уровня входного сигнала, переключатель фазы, устройство защиты, коммутатор уровня, устройство восстановления выходного уровня, первый вход переключателя фазы подключен к шине входного сигнала, второй вход - к шине сигнала переключения фазы, первый выход переключателя фазы подключен к второму входу блока управления ключом логической "1" и к перному яходу детектора смены урвня входного сигнала, второй вьмод - к второму входу блока управления ключом логического "0 . к первому входу устройства восстановления выходного уровня и к входу линии задержки, вьгход которой подключен к входу блока усилителей задержанных сигналов, первый выход которого подключен к первому входу устройства защиты и к второму входу детектора смены уровня входного сигнала, а второй выход подключен к второму входу устройства защиты и к третьему входу детсктора смены уровня входного игнала, чотвертыи вход ;етектора смены уровня входного син гсг подключен к вто,ому выходу бл кг управления клнчом логическс й 1 , а его выход подсоединен к тр, тьем 1; вхоу.;у устройства защиты,.вертьй вход устройства эащиы н.дключен к вых;ду устртйства восо аговления вьмодного уровня и к шин;. г.хсдного сигнала, пятьй вход подключен к выходу комму-тора уровнл и к 1 ретьггм г.:Ода О;-Окон улрая 15 20 25 30 35 10 50 55ления ключами, выход устройства защиты подключен к второму входу блока управле .ия промежуточным состоянием, первый вход коммутатора уровня подключен к шине сигнала управления Промежуточным состоянием и к второму входу устройства восстановления выходного уровня, а второй и третий входы подключены соответственно к шине напряжения логического "О" и к общей шине, блок усилителей задержанного сигнала, переключатель фазы, блок управления промежуточным состоянием, коммутатор уровня, устройство восстановления уровня выходного сигнала, блоки управления ключами логической "1" и логического 0 включены также между шиной питания и общей шиной.2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что переключатель фазы содержит четыре инвертора и два транзистора, вход первого инвертора является первым входом переключателя фазы, а его выход подключен к входу второго инвертора и к стоку первого транзистора, исток которого является вторым выходом переключателя фазы, выход второго инвертора соединен со стоком второго транзистора, исток которого является первым выходом переключателя фазы, вход третьего инвертора является вторым входом переключателя фазы, а его выход соединен с входом четвертого инвертора и с затвором второго транзистора, затвор первого транзистора соединен с выходОм чет- вертого инвертора.3. Устройство по п. 1, о т л и - ч а,ю щ е е с я тем, что детектор смены уровня выходного сигнала содержит два последовательно соединенных транзистора, сток и затвор первого из них являются соответственно первым и вторым, а сток и затвор второго - третьим и четвертым входами детектора смены уровня выходного сигнала, а точка соединения транзисторов - его выходом.Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что устройство защиты выполнено на элементе 2 И-ИЛИ/НЕ и инверторе, включенных между шиной питания и пятым входом устройства защиты, первый и четвертый входы устройства защиты подключены к первой паре входов по схеме И 370752 12элемент г 2 И-ИЛИ/НЕ, а второй входустройства защиты и выход инвертораэтого блока составляют вторую парувходов по схеме И элемента 2 И-ИЛ 11/НЕ,5третий вход устройства защиты является входом по схеме ИЛ 1 элемента2 И-ИЛИ/НЕ, выход которого являетсявыходом устройства защиты.5. Устройство по п, 1, о т л и -ч а ю щ е е с я тем, что блок управления промежуточным состояниемсостоит из инвертора и двух транзисторов, вход инвертора является первымвходам этого блока и соединен с затвором второго транзистора, сток которого подключен к шине питания, затворпервого транзистора соединен с выходом инвертора, а сток является вторымвходом этого блока, истоки этих транзисторов объединены и являются выходом блока управления промежуточнымсостоянием.6. Устройство по п. 1, о т л и 25 ч а ю щ е е с я тем, что коммутатор уровня содержит инвертор и дватранзистора, вход инвертора соединенс затвором первого транзистора, истоккоторого соединен с общей шиной и с ЗО первым входом коммутатора уровня,выход инвертора соединен с затворомвторого транзистора, сток которогоявляется вторым входом коммутаторауровня, а точка соединения транзисторов - его выходом.7. Устройство по п, 1, о т л ич а ю щ е е с я тем, что устройство восстановления уровня выходногосигнала содержит два э.лемента 2 ИЛИ-НЕ 40 и два транзистора, причем первый входпервого элемента 2 ИЛИ-НЕ являетсяпервым входом устройства восстановления уровня выходного сигнала, авторые входы элементов 2 ИЛИ-НЕ объе динены и являются вторым входом устройства восстановления уровня выходного сигнала, выходом которого является точка соединения транзисторов,выход первого элемента 2 ИЛИ-НЕ соединен с первым входом второго элемента2 ИЛИ-НЕ и с затвором второго транзистора, исток которого соединен собщей шиной, а выход второго элемента 2 ИЛИ-НЕ соединен с затвором первого транзистора, сток которого соединен с шиной питания. 8. Устройство по п, 1, о т л и ч а ю щ е е с я тем, что блоки уп1 З 137 равления ключами логической "1" илогического "0" содержат по меньшеймере один инвертор и один транзистор,причем вход инвертора является вторым входом этого блока, а выход -0752 14выходом этого блока, к которому подключен также сток транзистора, исток и затвор которого соединены соответственно с третьим и с первым входами блока управления ключами.1 ПО 52 Составитель В.Лементудактор Э.Слиган Техред И.Попович тор А.Тяско К 02 Ц Зака 1 роич:. одственно-полиграфическое предприяти д, ул. Проектная,жг 27/5 ч Ти ВНИИПИ госуд по делам и 113035, МоскваПодписноетета СССРрытийнаб., д, 4/5 ственного коми бретений и отЖ, Раушска