Интерполятор

(57) Ительнозовано ротехнический симацииповыше а (Ленин Докучаев нте полят тель. симаци вторая ны), 1 во СССР53,3 М ГОСУДАРСТНЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР,Изобретение относится к вычислител ной технике, является дополнительным к авт. св 9 1405076 и может быть использовано для аппаратной сплайн-аппроксимации функции,Цель изобретения - повьппение быстродействия и точности интерполятора.На чертеже приведена функциональная схема интерполятора,Интерполятор содержит счетчик 1,регистры 2, 3, преобразователь 4 вдополнительный код, коммутатор 5,блоки 6, 7 памяти, умножители 8, 9триггер 10, элемент НЕ 11 и накапливающий сумматор, содержащий сумматор12 и регистр 13, входы 14 и 15 запуска и сброса.Устройство работает следующим образом.В исходном состоянии на входы 14и 15 запуска и сброса устройства подаются сигналы "1".Код номера 3 функции Г (х) (,112, где ш - разрядность кода НТЕРПОЛЯТОРзобретение относится к вычислий технике и может быть ислольдля аппаратной сплайн-аппрокфункции. Цель изобретения - ние быстродействия и точности олятора. С этой целью в интерр дополнительно введен умножиИнтерполятор производит аппрокю функции класса С (первая инепрерывпроизводные сплаинаил,2номера функции) определяет 1-й массив ячеек блока 6 памяти, отводимьп для хранения коэффициентов аппроксимации данной функции, Группа старших ,разрядов аргумента, определяющих номер участка аппроксимации воспроизводимой функции, подается на информационный вход счетчика 1, а группа младших разрядов аргумента, определяющих его положение внутри участка аппроксимации, поступает на вход регистра 2. Работа устройства начинается с подачи на вход 5 сброса сигнала "0", который переводит счетчик 1 в режим приема старших разрядов аргумента, сбрасывает триггер 10, регистр 13, при этом сигнал с выхода элемента НЕ 11 стробирует зались мпадшкх разрядов аргумента в регистр 2. На первый вход коммутатора 5 с выхода регистра 2 поступает код группы младших разрядов аргумента, определяющий величину= (х - х)3 14658 у астка аппроксимации воспроизводимэи функции;Я 0 у 1 у 1 = 1 рвр 2 у р - число старших разрядов аргумента), а на его второй вход - код вели-чйны (1 . С) с выхода преобразователя 4. Сигнал "0" с прямого выхода триггера 10, поступающий на управляющий вход коммутатора 5, подключает его ыход к выходу преобразователя 4 и 10 ход блока 7 памяти, и на вход множнеля умножителя 8 подается код велиины (1:- 1), на вход множнмого коорого поступает с выхода блока 6 амяти код значения Г воспроизводи Б ой функции. При этом на выходе умнотеля 8 формируется код произведения1-1), который подается на второй ход сумматора 12, При этом на выхое умножителя 9 формируется код прозведения коэффициента 0; и корректиующей функции С 1 - с): 0д (1-),оторый подается на первый вход суматора 12. Таким образом, на выходеумматора 12 образуется код суммы(1 - с) + 0(1 - е). ор по тлич Пр ,14 у Ьает о ЗО триггера 10 устана троист я в "1 зультате сигн Составитель Техред А.К Матвеев Редактор М.Келем Корректор О.Кравцов Заказ 948/50 Тираж 6 ВНИИПИ Государственного комите 113035 МоскваПодписное ГКНТ СС по изобретениям и открытиБ, Раушская наб., д. 4/ Гагарина,101 омбинат "Патент" г.ужг ельс роиэводственно подаче сигнала запуска на 93 4его прямого выхода стробирует записькода с выхода сумматора 12 в регистр13, увеличивает содержание счетчика1 на единицу и переключает коммутатор 5, на адресный вход блока 7 памяти и вход множителя умножителя 8 подается код величиныи на выходе умножителя 8 формируется код произведения Г, С, который подается ла вто"рой вход сумматора 12, а произведениеР,+,- на первый вход сумматора12. В результате на выходе сумматора6 образуется код суммы ула изобретения Интерполят авт. св, 1 Ф 1405076, о ающийся тем, что, с целью повьпнения быстродействия и точности интерполятора, в него введен второй умножитель, выход которого соединен с вторым информационным входом накапливающего сумматора, второй выход первого блока памяти соединен с входом множимого второго умножителя, вход множителя которого соединен с выходом коммутатора.