Устройство для вычисления коэффициентов цифрового фильтра

). л. Н 03 Н 17/О присоединением заявк Геаудлрстеекай кевделам иэееретеиий и еткрыт ата опубликования иса следовательно затратить большоевремя и сложное оборудование. Крометого, чаще бывает задана не импульс-ная характеристика Фильтра, а егочастотная характеристика.Известно также устройство для вь"числения коэффициентов Фильтров, содержащее два блока памяти, блок умножения, блок постоянной памяти, ком бинационной сумматор-вычитатель, дванакапливающих сумматора-вычитателя, регистр, два счетных триггера, два двоичных счетчика, элемент И и дешифратор, в котором коэффициенты вы" числяются по заданной частотной характеристике без выполнения преобразования Фурье и с уменьшенным коли. чеством выполняемых арифметических операций 2).Недостаток извзаключается в томобразования фурьецифровой Фильтрацным удвоенной дли Изобретение относится к вычисли- . тельной технике и может быть исполь. зовано для вычисления коэффициентов: цифрового фильтра, основанного на использовании алгоритма быстрого преобразования фурье (БПФ) при цифровой обработке сигналов.Известен цифровой фильтр радиолокационной системы со сжатием импульсов, содержащий блок памяти импульсной характеристики (излуча- тв емого сигнала), блок преобразования фурье, блок умножения и блок памяти коэффициентов 11.В этом устройстве коэффициенты вычисляются в самом Фильтре по заданной импульсной характеристике. Это обеспечивает получение заданной импульсной характеристики фильтра, однако в этом устройстве коэффициенты вычисляются с помощью преобразования Фурье, для выполнения которого необходимо выполнить большов количество арифметических операций,естного устройства, что размер прей тэри выполненииии должен быть рав-,не импульсной харак 3 98780теристики фильтра 1.И, в то время какоптимальная величина М приблизитель-,но равна1 од 1. Это приводит к то.му, что количество вычислений, необходимых для выполнения фильтрации,возрастает по сравнению с минимально возможным и может привести к значительному усложнению с минимальновозможным и может привести к значительному усложнения конструкции цифрового фильтра.Цель изобретения - расширениефункциональных возможностей устройства за счет вычисления коэффициентов для фильтров., использующих быст" 1 зроепреобразование Фурье с размеромпреобразованияй й 1.н, где М - произвольное число; 1. - длина импульснной характеристики фильтра,Поставленная цель достигается тем, 20что в устройство для вы"сления ко.эффициентов цифрового фильтра, содержащее первый блок памяти, информа.ционный вход которого является первым входом устройства, а адресныйвход соединен с выходом комбинационного сумматора-вычитателя, последовательно соединенные блок постояннойпамяти, блок умножения, накапливающий сумматор-вычитатель и второй блок З 0памяти, вход записи которого подключен к выходу дешифратора, вход кото.рого объединен с первым информационным входом комбинационного сумматоравычитателя, счетный триггер, вход3которого является вторым входом устройства, первый выход соединен с первым входом элемента И, а второй выход - с входом первого счетчика импульсов, и второй счетчик импульсов,выход которого подключен ко второмуинформационному входу комбинационного сумматора-вычитателя, введены сумматоры, дополнительный комбинационный сумматор-вычитатель дополнительный счетчик импульсов, дополнительныеблоки умножения и инвертор, при этомвыход первого блока памяти подключенк другому входу блока умножения, первый выход счетного триггера соединен50с управляющим входом дополнительного комбинационного сумматора-вычитателя, с первым входом первого сумматора и через инвертор с управляющимвходом комбинационного , сумматора-вы. читателя, информационныи выход первЯвого счетчика импульсов подключен квторому входу первого сумматора, вы-ход которого соединен с входом дешиф 1ратора и первым входом первого дополнительного блока умножения, а вы-ход переноса - к первому управляющему входу накалпивающего сумматоравычитателя и к входу дополнительного счетчика импульсов, выход переноса которого соединен с входом второго счетчика импульсов, а информационный выход - с первым информационным входом дополнительного комбинационного сумматора-вычитателя и спервым входом второго сумматора, выход которого подключен к адресному входу второго блока памяти, а второй вход - к выходу второго допол нительного блока умножения, первыйвход которого соединен с выходом второго счетчика, а второй вход объединен со вторым входом первого дополнительного блока умножения и является третьим входом устройствапричем выход первого дополнительного блока умножения соединен со вторым информационным входом дополнительного комбинационного сумматора-вычитателя, выход которого подключен к адресному входу блока постоянной памяти и к второму входу элемента И, выход которого подключен к второмууправляющему входу накапливающего сумматора-вычитателя, вход синхронизации которого объединен с входомсчетного триггера.На чертеже представлена структурная электрическая схема предлагаемого устройства.Устройство содержит первый и второй блоки 1 и 2 памятиблок 3 умножения, дополнительные блоки 4 и5 умножения, накапливающий сумматорвычитатель 6, блок 7 постоянной памяти, комбинационный сумматор-вычитатель 8, дополнительный комбинационный сумматор-вычитатель 9 первый и второй сумматоры 10 и 11, счетный триггер 12, первый и второй счетчики 13 и 14 импульсов, дополнительный счетчик 15 импульсов, дешифратор 16, элемент И 17 и инвер" тор 18.8 качестве блоков 1 и 2 памяти используют полупроводниковые статические запоминающие устройства. Единичный сигнал на входе "Запись" блоков памяти включает их в режим записи,Счетный триггер 12 и счетчики 13-15 импульсов в предлагаемом устройстве построены с использованием987804где А 5(1) 5только входа прямого счета. В каче- стве счетного триггера 12 используют любой О-триггер, В этом случае в качестве его второго выхода необходимо использовать инверсный выход триггера. Пересчет триггера и счетчиков происходит по переднему фрон ту сигналаВ качестве сумматоров 10 и 11 и 1 в комбинационных сумматоров-вычитате- . лей 8 и 9 используют любые комбинационные устройства соответствующего назначения. Единичный сигнал на управляющем входе сумматора-вычитателя 1 включает его в режим вычитания. Ком" бинационный сумматор-вычитатель 8 работает в дополнительном коде, а до" полнительный комбинационный сумматорвычитатель 9 " в прямом, 20В качестве блока 3 умножения используется матричное устройство умножения комплексных чисел, а в качестве блоков умножения 4 и 5 - устройство умножения действительных чисел, 15 . причем один из сомножителей, посту.,пающих на блоки 4 и 5 умножения выбирается обычно равным целой степени двух, вследствие чего операция умножения сводится к сдвигу другого томно-ЗО жителя на фиксированное количество разрядов.1Дешифратор 16 представляет собой обычную комбинационную логическую схему, при подаче на вход которой числа 1.+1 на выходе вырабатывается единичный уровень,Коэффициенты. Фильтра вычисляются в предлагаемом устройстве по формулеЬАМ +е)=Х Ь.-ИИО 1 пчп)+-1)"ф ЯКИ 1 Ийф(и+1)-В 311,4 вычисляемые коэффициенты .цифрового фильтра;заданная частотная характеристика;константа, выбираемая взависимости от используемого сглаживающего окна и М 0отношение размера алгщит. мд БПФ М в цифровом Филь"И тре к длине импульсной характеристики фильтра 1.,целое число,41(1) - последовательность, вычие"ляемая заранее и .записан"ная в блок постоянной памяти 7;1 с 0,1,2,вО 1 2М 9 1Устройство работает следующим образом,Предварительно в первый блок 1памяти по первому входу устройствазаносится заданная частотная характеристика фильтра 5(1). зачетный триг.гер 12, первый счетчик 13 импульсови регистр накапливающего сумматоравычитателя 6 устанавливают в нулевоесостояние, В счетчики 14 и 15 импульсов записывают числа соответственноМ и е, определяющие номер вычисляемого коэффициента 1 М 9+е.На третий вход устройства пода"ется число Мо,После этого на выходе комбинаци-онного сумматора-вычитателя .8, включенного сигналом с выхода счетноготриггера 12 в. режим вычитания, сфор"мируется числоп, причем чисЛо п,поступающее с выхода счетчика .13 импульсов в первом такте равно нулю.С выхода первого блока 1 памяти навход блока 3 умножения поступает чис.ло 5(к-п), На вход блока 7 постоянной памяти поступает адрес Мя и+всформированный в комбинационном сумматоре-вычитателе. 9 и блоке 4 умножения, а с выхода блока 7 постоянной памяти на первый вход блока 3умножения поступает число 2(п- Мя+а).На выходе блока 3 умножения форми"руется произведение 5("и) (п" Мдю) 1которое поступает на вход накапливающего сумматора-вычитателя 6,Далее на второй вход устройстваподают тактовые импульсы (ТИ), Попервому ТИ пересчитывает счетныйтриггер 12, сигналом с его выхода,комбинационный сумматор-вычитатель8 включается в режим сложнения, аной.бинационный сумматор-вычйтатеяь 9 в режим вычитания. На выходе перво"го сумматора 10 формируется числои+1 так как счетный триггер 12 на-ходится в единичном состоянии, наадресные входы первого блока 1 па"мяти и .блока 7 постоянной памятипоступают адреса соответственно1 с+и+1 и Мд(п+1)-е.На второй управляющий вход накапливающего сумматора-вычитателя6 через элемент И 17, открытый еди987804 5 о 15 2 о ь зо Формула изобретения З 5 4 о ничным уровнем с выхода счетного триггера 12, поступает сигнал с выхода младшего разряда комбинационного сумматора-вычитателя 9, Всли число на выходе комбинационного сумматора-вычитателя 9 нечетное, то на второй управляющий вход накапливающего сумматора-вычитателя 6 посту- пает единичный уровень и включает режим вычитания. Таким образом обеспечивается умножение на (-1) Мф" По второму ТИ счетный триггер 12 переходит снова в нулевое состояние, в счетчике 13 импульсов устанавли вается число и 1, и продолжается вычисления коэффициента А(к Йд+щ).В процессе вычисления коэффициента разность 1-и на выходе комбинационного сумматора-вычитателя 8 может при малых значениях к получится от-, рицательной, однако запи ывать в блок памяти значения частотной характеристики фильтра Б(1) для отрицательного аргумента нет необходимости. Эти значения можно получить различными способами, используя., например, свой. ство периодичности функции Ь(1). Для этого, в частности, достаточно выбрать комбинационный сумматор-вычитатель работающим в дополнительном коде, и не подключать выход его знакового разряда к адресному входу первого блока 1 памяти. Вычисление коэффициента завершается, когда число и на выходе счетчика 13 импульсов станет равным 1.,а счетный триггер 12 установитсяв единичное состояние. При этом навыходе первого сумматора 10 сформируется число 1.+1, которое вызываетформирование единичного уровня сигнала "Запись" на выходе дешифратора16, и вычисленное значение коэффициента с выхода накапливающего сумматора-вычитателя 6 запишется во второй блок 2 памяти по адресу М Йд нп,который формируется в блоке 5 умно"жения 5 и втором сумматоре 11.Коэффициенты пересчета счетчиков13 и 15 импульсов равны соответственно (.+1 и Йд, и поэтому после записивычисленного коэффициента, по очередному ТИ в счетчике 13 импульсов вырабатывается сигнал переноса, по которому в счетчиках 14 и 15 импульсовустанавливаются числа М и е, опре"деляющие номер следующего по порядкукоэффициента,Сигнал с выхода переноса счетчика 13 импульсов поступает также на второй управляющий вход накапливающего сумматора-вычитателя 6 и устанавливает его регистр в нулевое состояние подготавливая его к вычислению нового коэффициента,При определении быстродействия устройства необходимо учитывать, что число Йд практически принимает значения не более 2 =8, причем его обычноЪ:можно выбрать равным целой степени двух.Количество операций умножения, вы. полняемых в блоке 3 умножения при вычислении Й коэффициентов фильтрасоставляет в предлагаемом устройствеоколо 2 Ю умножений комплексного чис.ла на действительное или мнимое, против примерно 2" М Йд(3 1 од Й+Йд+9) операций умножения действительных чисел при использовании устройствреализующихвычисления по известномуалгоритму с использованием БПФ. Взависимости от вида частотной характеристики и размера преобразованияФурье выигрыш по быстродействию может составлять примерно от 10 раз вслучае широкополосных Фильтров и донескольких тысяч раз в случае узкополосной Фильтрации. Устройство для вычисления коэффициентов цифрового фильтра, содер" жащее первый блок памяти, информационный вход которого является первым входом устройства, а адресный вход соединен с выходом комбинационного сумматора-вычитателя, последовательно соединенные блок постоянной памяти, блок умножения, накапливающий сумматор-вычитатель и второй блок памяти, вход записи которого подключен к выходу дешифратора,вход которого объединен с первым информационным входом комбинационного 50сумматора - вычитателя счетный триг.Эгер, вход которого является вторымвходом устройства, первый выход соедийен с первым входом элемента И,а второй выход - с входом первого 55счетчика импульсов, и второй счет,чик импульсов, выход которого подключен к второму информационному вхо"ду комбинационного сумматора-вычи"тателя, о т л и ч а ю щ е е с я9тем, что, с целью расширения Функциональных возможностей за счет вычисления коэффициентов для фильтров, использующих быстрое преобразование фурье с размером преобразования М= =Мд1, где Мд - произвольное число,- длина импульсной характеристи"йки фильтра, введены сумматоры, дополнительный комбинационный сумматорвычитатель; дополнительный счетчик импульсов, дополнительные блоки умножения и инвертор, при этом выход первого блока памяти подключен к дру гому входу блока умножения, первый . выход счетного триггера соединен с управляющим входом дополнительного комбинационного сумматора-вычитателя, с первым входом первого сумматора и через инвертор с управляющим входом комбинационного сумматора-вы. читателя информационный выход первого счетчика импульсов подключен к второму входу первого сумматора, выход которого соединен с входом дешифратора и первым входом первого дополнительного блока умножения, а выход переноса - к первому управляющему входу накапливающего сумма" тора - вычитатепя и к входу допол-нительного счетчика импульсов, выход переноса которого соединен с вхо" дом второго счетчика импульсов, а информационный выход - с первым ин 04 10формационным входом дополнительного комбинационного сумматора-вычитателя и с первым входом второго сум" матора, выход которого подключен к адресному входу второго блока памяти, а второй вход - к выходу второго дополнительного блока фумиоаения, первый вход которого соединенс выходом второго счетчика импульсов, а второй вход обьединен с вто рым входом первого дополнительного блока умножения и является третьим входом устройства, причем выход пер.: ваго дополнительного блока умножения соединен с вторым информацион ным входом дополнительного комбинационного сумматора-вычитателя, выход которого подключен к адресному входу блока постоянной памяти и к второму входу элемента И, выход которого подключен к второму управляющему входу накапливающего сумматора-вычитателя, вход синхронизации которого объединен с входом счетного триггера,1 Источники информации,принятые во внимание при экспертизе. 1, Патент СВА И 3680105,кл. 6 01 Ь 9/02, 1972. 2. Авторское свидетельство СССР Н 2938695/24, кл. Н 03 Н 17/ОЬ, 1 Я 0987804 Заказ 1032 / Тираж 934 ПодписноеИПИ 1 Ъсударственного комитета СССРо делам изобретений и открытий035, Москва, Ж, Раушская наб д, 4/ лиал ППП Патент , г. Ужгород, ул, Проектная,Составитель Т.Афанасьева Редактор Н,Ковалева Техред Т,фанта Корректор В,Прохненко