Способ изготовления моп-интегральных схем
Описание | Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Описание
Способ изготовления МОП-интегральных схем, включающий осаждение на нагретую полупроводниковую подложку со сформированными активными областями и подзатворным диэлектриком слоя металлизации ионно-плазменным методом в две стадии, с толщиной слоя на первой стадии 10-40 нм, формирование рисунка металлизации, отличающийся тем, что, с целью улучшения электрофизических характеристик интегральных схем за счет уменьшения фиксированного заряда в подзатворном диэлектрике, осаждение слоя металлизации проводят при температуре подложки 523-573 K, при этом к подложке прикладывают отрицательное напряжение смещения 40-75 В на первой стадии и 80-120 В на второй стадии.
Заявка
4337602/25, 07.12.1987
Физико-технический институт АН БССР
Румак Н. В, Томченко А. А, Хатько В. В, Пухов В. И
МПК / Метки
МПК: H01L 21/28
Метки: моп-интегральных, схем
Опубликовано: 27.05.2012
Код ссылки
<a href="https://patents.su/1-1510627-sposob-izgotovleniya-mop-integralnykh-skhem.html" target="_blank" rel="follow" title="База патентов СССР">Способ изготовления моп-интегральных схем</a>
Предыдущий патент: Способ изготовления межуровневой изоляции на структурах мдп-интегральных схем
Следующий патент: Способ изготовления интегральных схем
Случайный патент: Трактор