G11C 21/00 — Цифровые запоминающие устройства с циркуляцией информации

Номер патента: 1424058

Опубликовано: 15.09.1988

Авторы: Баранцев, Гудым, Майструк, Фуников

МПК: G11C 21/00

Метки: блок, задержки, управляемой

...заде ржки и полосачастот входного сигнала увеличатся в 2 разя,Основным чзлам ус гройс тнд является рециркулятор, предназначенный для записи, сжатия а времени и задержки сигнала, Он мажст б.)ть ыпсл - лен в дналагсиам или цифровом варианте и иметь рдэли ные извес.тыс дппаратурные решения. 3 устрайсте применены цифровые рециркулятары, ыпалненные на микросхемах серии 505 155, Пля синхрс ниалии працсгс в загиси и сдвига сигнала в рециркуляторе используется паследавд;елнос ь с ныхада генератора , пчльав, алев дуюшая с периодам Т, , и импу.ьс записи сигнала в рспирклятар алев1дуюший с периодом 1,= Т/К = Т 1, соответственно с выхода элемента ИЛИ 9 рециркулятора 2 или с ньхода блока 10 сравнения реццркулятора 3, Период5 циркуляции выборки...

Номер патента: 1424059

Опубликовано: 15.09.1988

Авторы: Баранцев, Гудым, Майструк, Фуников

МПК: G11C 21/00

Метки: запоминающее

...делителя 2 частоты поступает также на счетный вход счетчика 5, имеющего цикл счета М при нуле в момент прихода импульса. С выхода счетчика 5 цифровые коды с периодом, равным й поступают на один иэ входов блока 6 сравнения. На другой вход этого блока постоянно подается в виде кода число иЯ. При совпадении чисел на входах блока 6 сравнения на его выходе формируется импульс, отпираюший ключ 7.1Вследствие того, что каждому информационному импульсу соответствует.импульс на выходе делителя 2 частоты,а смещение информационных импульсов относительно тактового импульса эа период циркуляции равно й можно организовать считывание информационных импульсов после и циркуляций (О ( и с И). При этом и-му импульсуна выходе делителя 2 частоты...

Номер патента: 1462425

Опубликовано: 28.02.1989

Авторы: Боженко, Гордиенко, Кондратов, Мешков

МПК: G11C 21/00

Метки: динамической, зонами, памяти, регенерацией, свободными

...границ эон(Фиг, 32,о), которые на входе 12,сопровождаются сигналом управления навходе 4,Нижние границы эон определяютсяпо трем старшим разрядам строчногоадреса регенерации при нулевом состоянии его четырех младших разрядов,Триггер 9 в режиме внешних обращенийустановлен в нулевое состояние (фиг,ЗВ), счетчик 2 адресов регенерациивыдает сигнал переноса (фиг, ЗО)После записи адресов границ зонустройство переводится в режим регенерации сигналов с входа 10 (Фиг, Зф,по которому триггер 9 устанавливается в единичное состояние (Фиг, Зе),Блок синхронизации начинает выдаватьимпульсы регенерации со своего выхода3.6 (фиг. Зж), По сигналу переноса(фиг, 4 у - выдается сигнал подтверждения. Он через элемент И 15 устанавливает счетчик 17 в нулевое...

Номер патента: 1465914

Опубликовано: 15.03.1989

Авторы: Кондратюк, Пранович

МПК: G11C 21/00

Метки: динамическое, запоминающее

...однозначно определяется парой чисел (х,е), гденомер элемента памяти, в котором онзаписан, а е - его порядковый номерв этом элементе памяти о отношениюк опорному импульсу, формируемомуна выходе селектора 31.40Цикл считывания начинается с Формирования в формирователе 9 двух парчисел (1,е ) и (1,е ), которые поступают на адресный вход блока 8 и определяют старт- и стоп-импульсы соответственно, ограничивающие выделяемый интервал из потока, хранимого в элементе 13 памяти. Значение1=1 поступает на адресный вход мультиплексора Зб, а значение е," на 15 вход счетчика 37, Аналогично распределяются значения =1 и е в селекторе 35, Далее Формирователь 9 Формирует на управляющем входе преобразователя 12 сигнал разблокировки,.а также импульсный сигнал...

Номер патента: 1471224

Опубликовано: 07.04.1989

Авторы: Боженко, Кондратов, Мешков

МПК: G11C 11/00, G11C 21/00

Метки: динамической, информации, памяти, регенерацией

...элемент И-НЕ 19 выдает "0" на выход запроса преобразователя 4 (фиг,4 и, к, с, т). Этот "О" через вход управления преобразователя 4 поступает на его элементы И 18, информационные выходы преобразователя 4 сбрасываются в "0", По сигналу 1.2 это состояние заносится в блок 2 памяти, Одновременно ссстояние "О" на выходе запроса пре" образователч 4 разрешает запись в регистр 5 по сигналу , 1.3 (Фиг,4 г.к) признака внешних обращений по всем АКданного АК (фиг,4 л), который Формирует преобразователь 3 на своем первом информационном выходе, При поступлении следующего адреса сигнал запроса сбрасывается, Так при обращении по всем АКс общим АК во всех разрядах байта, хранящегося в блоке 2 памяти по адресу АК , устанавливаются в "0", а в регистре 5 -...

Номер патента: 1474744

Опубликовано: 23.04.1989

Авторы: Боженко, Гордиенко, Кондратов

МПК: G11C 21/00

Метки: динамической, памяти, регенерацией

...работа О ет в режиме внешнего обмена, Коммутатор 3 подключает строчные адреса внешних обращений с входа 9 на выход 8.По сигналу обращения к устройству, синхронизированному с тактовыми импульсами генератора 1, триггер 5 сбрасывается в логический "О", а в счетчике 2 устанавливается адрес границы задействованного объема ОЗУ. Коммутатор 3 подключает на выход 8 информационный выход счетчика 2. Уст.ройство переходит в режим регенерации.В первом режиме регенерации по сигналу с входа 12 второй коммутатор 4 подключает к вычитающему входу. счетчика 2 выход генератора 1, а на суммирующем входе устанавливает лог 11 чес кую 1, В ьход и римо Го 1 Р 11 Г но - са счетчика блокируется. 11 о сигналам генератора 1 счетчик 2 ведет реверсивный...

Номер патента: 1497637

Опубликовано: 30.07.1989

Авторы: Боженко, Кондратов

МПК: G11C 21/00

Метки: динамической, памяти, регенерации

...8 поступают на адресные шины. По установке счетчика в нулевоесостояние блок 5 сравнения вырдбатъвает иипульс, который своим заднимфронтом устанавливает триггер 6 иустройство переводится в режим внешнего обращения, которое определяетсяпо состоянию выхода 13. Операция повторяется до перехода динамическойпамяти в режим нормального фуцкционирования.В режиме внешнего обращения коммутаторблокирует поступление импульсов регенерации и разрешает прохождение сигналов внешнего обращения 20со входами 9. По цим строчные адресдвнешнего обращения заносятся в регистр 2 и счетчик 3 и с выхода последнего поступают ца адресные шины.По истечении периода регенерациипамяти Т со входа 2 поступает импульс сброса триггера 6. Устройствопереводится в режим...

Номер патента: 1499251

Опубликовано: 07.08.1989

Автор: Архипов

МПК: G01R 19/04, G11C 21/00

Метки: запоминания, импульсного, сигнала

...компарато" ра, причем вход первого пикового детектора связан с отводом от сере дины линии задержки.На чертеже представлена блок-схема предлагаемого устройства.Устройство для запоминания импульсного сигнала содержит, сумматор 35 1, усилитель 2 с регулируемым коэффициентом усиления, линию 3 задержки, пиковый детектор 4, компаратор 5 и дополнительный пиковый детектор 6. 40В устройстве первый вход сумматора 1 подключен к входу устройства, второй вход подключен к выходу ли" нии 3 задержки, а вход - к входу усилителя 2, управляющий вход кото рого подключен к выходу компаратора 5, а выход - к входу линии 3 задержки, средняя точка линии задержки подключена к входу первого пикового детектора 4, выход которого подключен к входу компаратора 5,...

Номер патента: 1501170

Опубликовано: 15.08.1989

Авторы: Бескровная, Исаев, Пестряков

МПК: G11C 21/00

Метки: динамической, информации, памяти, регенерацией

...триггер 28. Начально триггер 28 установлен в состояние лог. "1",15011 35 поэтому если проведение регенерации необходимо (признак регенерации лог. " 1"), то он не изменяет своесостояние, а импульс на выходе элемента ИЛИ-НЕ 50 переключает триггер49 в состояние лог. " 1"После прихода сигнала 11 конецобращения триггер 5 переключится всостояние лог. "1" (сигнал 24) и на 1 Овыходе элемента И-НЕ 52 образуетсяотрицательный импульс 15, длительность которого задается элементомзадержки 53,Этот импульс будет сигналом нарегенерацию и через элемент задержки 47, необходимый в случае отсутствия обращения к памяти, он запустит одновибратор 29 на генерациюсигналов 18 выборки блоков 7, 8 памяти, 20 записи в блок 8 памяти. Таким образом в накопитель 8 по...

Номер патента: 1547032

Опубликовано: 28.02.1990

Авторы: Белогорцев, Кондратюк, Лутковский, Скоморощенко

МПК: G11C 21/00

Метки: запоминающее

...информационным входом устройства, генератор СВЧ-колебаний, выход которого соединен с входом размножктеля, выходы которого соединены с входами синхронизации элементов памяти, первый выходы которых подключены к соответствующим входам блока считывания, выходы которого соединены с соответствующими входами преобразователя временной интервал - код, выход которого является выходом устройства, входы задания режима блока считывания являются входами управления режимом счи" тывания устройства, вход разрешения считывания блока считывания подключен к первому выходу блока управления, вход начальной установки которого соединен с входом начальной установки блока записи, а второй выход - с входами блокировки всех элементов памяти, входы разрешения...

Номер патента: 1550587

Опубликовано: 15.03.1990

Авторы: Боженко, Кондратов, Фегецин

МПК: G11C 21/00

Метки: периода, регенерации

...напряжение - код,торой адресный вход блока постояной памяти является входом 5 устрой-,ства, Выход преобразователя код -частота является выходом 6 устрой"ства,Устройство работает следующим образом.Датчик 1 температуры Формируета своем выходе напряжение, величинаоторого определяется температуройагрева элементов памяти в запоминащем устройстве. Преобразователь 2апряжение - код это напряжение преобразует в циФровой код, который подается на первый адресный вход блокалостоянной памяти, соответствующийМладшим разрядам адресного кода. Нарторой адресный вход, соответствующий старшим разрядам адресного кода,с управляющего входа 5 устройства подается управляющий код. Этот управляющий код в зависимости от типаМикросхемы, режима работы и...

Номер патента: 1578768

Опубликовано: 15.07.1990

Авторы: Карпухин, Куроедов, Мельник

МПК: G11C 21/00

Метки: регенерацией

...на выходе элемента 6 сравнения будет "О", на входе В-триггера 8 - "1", т.е, на третьем входе элемента И 3 - "1", Счетчик 2 адресов изменит свое состояние по заднему фронту импульса генератора 1, Если в счетчике 2 адресов будет адрес, соответствующий зоне запоминающего устройства, которую не нужно регенерировать (в соответствующем разряде регистра 4 будетлог."0"), то на выходе коммутатора 5 будет уровень лог,"0"и импульс генератора 1 импульсов на управляющий выход устройства не пройдет, а трлько изменит свое состояние счетчик 2 адресов, За все время работы счетчика 2 адресов код, поступающий науправляющие входы коммутатора 5. сравнивается в элементе 6 сравнения с кодом-адресом последней зоны, подлежащей регенерации. При возникновении...

Номер патента: 1587594

Опубликовано: 23.08.1990

Авторы: Боженко, Мешков

МПК: G11C 21/00

Метки: динамической, памяти, регенерации

...в регистр 6(фиг, 5 о-р). При этом "О" на выходе триггера 9 блокирует работу шифратора 7, на его выходе запроса устанавливается "1" и коммутатор 8 постоянно подключает выход блока 5 к информационному входу регистра 6.Режим регенерации задается установкой "1" на входе 13 (фиг.6 а). Снимается сброс со счетчика 2, коммутатор 3 подключает к выходу 11 информационный выход счетчика, а к выходу 12 - информационный выход шифратора 7, Запись в блок 5 памяти блокируется, Блок 1 начинает генерировать синхросигналы (фиг. 6 б,г). По состоянию счетчика (фиг.бе) из блока 5 выбирается байт признаков внешнего обращения к памяти, который по сигналу 1,6 (фиг.6 г) заносится в регистр 6 (фиг.6 о-р). Если в байте эти признаки присутствуют, то по...

Номер патента: 1594609

Опубликовано: 23.09.1990

Авторы: Ильин, Каюшев, Киселев

МПК: G11C 21/00

Метки: динамической, памяти, регенерации

...предлагаемое устройство, перевод системы в пошаговый режим, тестирование статическими сигналами не ведет к стиранию информации в БИС ОЗУ.Формирование оптимальной временнойдиаграммы выдачи управляющих сигналов осуществляет блок 3.Блок 3 (фиг.3) работает следующим образам.В момент появления сигнала логической "1" на втором входе блока 3 снят запрет с установочных входов счетчика 16 и регистра 18. Счетчик 1 б, тактируемый сигналами высокой частоты с выхода гененатора 15, увеличивать свое содержимое. По сигналам с выхода генератора 15 в регистр 18 записывается информация с выхода постаяннога запоминающего устройства 17, соответствующая адресам микрокоманд, определяемых счетчиком 16 микрокаманд, Таким образом, можно жестко зашить...

Номер патента: 1596395

Опубликовано: 30.09.1990

Авторы: Малевич, Пранович

МПК: G11C 21/00

Метки: динамическое, запоминающее

...формирователем 3 и преобразуетсятриггером 6 в поток перепадов(фиг. 2 г), который на выходе элемента ИЛИ 5 дополняетсяперепадом в момент 1 о начала записи(фиг. 2 д). Этот поток перепадов проходит через элемент И-НЕ 10 в формирователе 2 иначинает циркулировать в контуре рецирхуляции с периодом Т (фиг. 2 е),Считывание записанного потока импульсов осуществляется с помощью блока 8селекции следующим образом.Первый перепад напряжения с выхода формирователя 2, пройдя через элемент И 12, запускает одновибратор 14.Импульс, сформированный одновибрато. ром 14 (фиг. 2 ж), имеет длительность т 2,которая удовлетворяет следующему соотношениют 1 (т 2 (Т. Этотимпульсзакрываетэлемент И 12 на время существования навыходе контура рециркуляции...

Номер патента: 1596396

Опубликовано: 30.09.1990

Авторы: Кондратюк, Лутковский, Пранович

МПК: G11C 21/00

Метки: динамическое, запоминающее

...порогового элемента 18 приводит к синхронизации фронта и спада каждого импульса потока с фиксированной в пределах периода Т, фазой СВЧ-сигнала (фазой синхронизации). Так как фронт переключает элемент 18 из состояния "0" в "1", а спад - из состояния "1" в "0", то фазы синхронизации для каждого из этих переключений сдвинуты на Т,/2, Следовательно, длительность импульсов, циркулирующих в элементах памяти 13 - 15, равна целому числу полупериодов СВЧ-сигнала, Интервалы между импульсами равны целому числу периодов Тс. Так как каждый из импульсов в элементе 13 сфазирован с синхронизирующим СВЧ-сигналом, то это ведет к деформации нэ выходе элемента 13 длительностей временных интервалов, сформированных на первом выходе блока 1. Для повышения...

Номер патента: 1603438

Опубликовано: 30.10.1990

Автор: Мягков

МПК: G11C 21/00

Метки: запоминающее, стековое

...блока управления имеется сигнал "1", т,е, происходит перезапись информации из оперативного накопителя 4 во второй буферный регистр 5.При поступлении на вход блока 8 управления и/2 импульсов на входе синхронизации первого счетчика-делителя 14, а следовательно, и на третьем выходе блока 8 управления появляется сигнал "0", на выходе второго счетчика-делителя 15 - сигнал "1", а на пятом выходе блока 8 управления - сигнал "0", При поступлении на вход синхронизации блока 8 управления и/4 + + и/2 импульсов на третьем выходе блока 8 управления появляется сигнал "1", т.е. происходит перезапись информации из первого буферного регистра 3 в оперативный накопитель 4.При поступлении на вход синхронизации блока 8 управления и импульсов на третьем...

Номер патента: 1608752

Опубликовано: 23.11.1990

Авторы: Боженко, Крот, Мешков

МПК: G11C 21/00

Метки: динамической, памяти, регенерации

...элементы 15 и 19 на вход установки счетчика 3 (фиг. Зд) и в него заносятся адреса АК. Пример адресации отображен на фиг. Зз. С выхода счетчика адреса АК поступают на выход 9 устройства для адресации динамической памяти.Состояние счетчика 3 сравнивается блоком 6 сравнения с состоянием регистра 4 и блоком 7 сравнения с состоянием регистра 5. Если первый из поступивших по входу 14 АК не является ни единичным, ни нулевым, то блок 7 сравнения вырабатывает сигнал Меньше (фиг. Зи), а блок 6 - сигнал Больше (фиг. Зк), которые поступают на входы разрешения записи соответствующих регистров, и по Т 2, поступающему с выхода элемента И 16, этот АК заносится в оба регистра. Затем, если значение следующего АК превышает значение АК, занесенного в...

Номер патента: 1615727

Опубликовано: 23.12.1990

Автор: Шипилов

МПК: G06F 12/00, G11C 21/00

Метки: динамической, памяти, регенерацией

...на выходе таймера 22 через Я-вход ВЯ-триггера 17, устанавливает ВЗ-триггер 17 в положение "1" и на выходе триггера 17 появляется высокий уровень, который проходит через элемент И 15, поскольку на его другом входе - высокий уровень с выхода элемента НЕ 16, и поступает на вход блока опроса. Блок опроса анализирует содержимое регистра 29, начиная с младших разрядов. При обнаружении любого разряда регистра 29, хранящего логический "0", на первом выходе и соответствующем выходе из второй группы выходов блока опроса появляются сигналы, причем по сигналу с первого выхода устанавливается в значение "1" ВЯ-триггер 3, и на выходе требования регенерации устройства появляется высокий уровень, поступающий в ЭВМ и разрешающий прохождение...

Номер патента: 1672529

Опубликовано: 23.08.1991

Авторы: Боженко, Гордиенко, Мешков

МПК: G11C 21/00

Метки: динамической, зонами, памяти, регенерации, свободными

...зон уст ройство переводится в режим регенерации сигналом на входе 11 устройства (см. Фиг, 3, й по которому триггер 4 устанавливаетгя в состояние 1 (см.фг,3,и), Вследсгвие этого симаютсч сигналы ус 1 эовк с триггера 19 и сброса - со счетчика 18, дешифратор 21 начинает выдавать управляющие синхроимпульсы, коммутатор 22 и элемент 17 разрешают их прохождение на выход блока 5, а коммутатор 23 блокирует инкремент счетчика 1 и запись в блок 3, По первому синхроимпульсу с дешифратора 21 коммутатор 22 выдает сигнал записи (см,фиг,З,л) в счетчик 2 адреса нижней границы зоны из той ячейки блока 3 памяти, которая соответствует состоянию счетчика 1, в которое он установился в результате внешнего обращения (см.фиг,З,н). Одновременно выдается сигнал...

Номер патента: 1674265

Опубликовано: 30.08.1991

Авторы: Белогорцев, Кондратюк, Лутковский, Скоморощенко

МПК: G11C 21/00

Метки: аналого-динамическое, запоминающее

...10 -10,2 3 Компенсация различия задержек при срабатывании туннельных диодов достигается подстройкой длительности задержки в элементах 25 задержки в каждом из элементов 7 - 9 памяти, В результате взаимодействия циркулирующего в замкнутом контуре элемента памяти импульса с порогом туннельного диода, промодули рова нным СВЧ-сигналом, происходит "подтягивание" импульса к одной из двух устойчивых фаз СВЧ-сигнала. На фиг. 2 это фазы 1 и 2, с которыми совмещается 1-й импульс входного потока, если он поступил на информационный вход элемента памяти в пределах периода АВ синхронизирующего сигнала. Если входной импульс во всех трех элементах памяти поступил в пределах грети (фиг.2) периода 11, то он установится в фазе 1 в каждом иэ трех...

Номер патента: 1683073

Опубликовано: 07.10.1991

Автор: Пранович

МПК: G11C 21/00

Метки: динамическое, запоминающее

...в контуре циркуляции с периодом 2 Т (второй полупериод является инверсией первого полупериода), На фиг, 2 з представлен сигнал на выходе формирователя 6, предназна ченного для стандартизации хранимых перепадов после элемента 7 задержки,Считывание записанного потока перепадов осуществляется следующим образом.На этапе записи сигналом одновибратора 3 (фиг, 2 в) устанавливаются одновибраторы 9и 11 и первый перепад (момент то, фиг, 2 ж) с выхода контура циркуляции, пройдя через открытый элемент И 10, запустит одновиб 10 раторы 9 и 11 (это происходит всегда, так каквремя прохождения этого перепада по цепи элементы ИЛИ - НЕ 4 и 14 и элемент И 10приводит к тому, что он поступает на одновибраторы 9 и 11 после снятия с них сигнала...

Номер патента: 1709394

Опубликовано: 30.01.1992

Авторы: Боженко, Мешков

МПК: G11C 21/00

Метки: адресов, динамической, памяти, регенерации, формирования

...которое по синхросигналу Т 1 заносится в регистр.5, Если на втором выходе регистра 5 установлен "0", обработка нулей в данном слове, соответствующих строчным адресам, к которым не было обращения в цикле внешнего обмена, ведется от первого к последнему, а если "1" - от последнего к первому, В первом случае слово признаков обращения с выхода регистра 5 поступает через коммутатор 22 формирователя 6 кодов на информационный вход О шифратора 23 без изменений, Шифратор 23 устанавливает на своем информационном выходе О двоичный код, соответствующий номеру самого младшего разряда, содержащего "0". Этот код проходит через коммутатор 2 и формирует младшие разряды строчного адреса АЯмл регенерации. Одновременно код АЯ, поступает на адресный вход А...

Номер патента: 1739388

Опубликовано: 07.06.1992

Авторы: Боженко, Мешков

МПК: G11C 21/00

Метки: динамической, зонами, памяти, регенерацией, свободными

...6, второго - к предпоследнему, последнего - к первому. Сумматоры 13 инвертируют код на информационном выходе шифратора 6. Тем самым наивысший приоритет присваивается последнему из "0" на выходах регистра 1 и на выходе 19 формируется код адреса наибольшего значения,По значению кода на выходах сумматоров 13 дешифратор 4 устанавливает "1" на том своем выходе, который соответствует этому коду. Элементы 5 производят сложение по ИЛИ унитарного кода дешифратора с содержанием регистра 2.По сигналам синхрогенератора 7 на выходе 14 задается период выборки динамической памяти, а счетчик 8 генерирует младшие разряды адреса столбцов, входящих в подлежащую регенерацию зоны, старшие разряды которых установлены на выходе 19. Если на выходе регистра 10...

Номер патента: 1762320

Опубликовано: 15.09.1992

Авторы: Боженко, Мешков

МПК: G11C 21/00

Метки: динамической, зонами, памяти, регенерацией, свободными

...поступает сигнал Е запроса внешнего обмена. По первому синхровходу 10 поступают синхроимпульсы СИкег выборки зон при регенерации, по второму 11 - синхроимпульсы СИво внеш него обращения. С выхода 12 поступают адреса Ай выбираемых зон памяти, на вход 13 - старшие разряды строчных адресов внешнего обращения Арво, являющиеся адресами выбираемых зон памяти, По входу 14 поступает сигнал ВЕР режима регенерации, по входу 15 - сигнал начальной установки НУ,Реализованный вариант устройства предназначен для управления регенерацией динамической памяти, разделенной на 8 зон. Дешифратор 1 выполнен на К 555 ИД 7, регистр 2 - на К 555 ТМ 8, регистр 3 совместно с коммутатором 4 - на основе К 555 КП 13, шифратор - на К 555 ИВ 1, элементы 6, 7 -...

Номер патента: 1783582

Опубликовано: 23.12.1992

Авторы: Аникеев, Старостин

МПК: G11C 21/00

Метки: динамической, памятью

...элемент ЗИЛИ 49, элемент 2 И-НЕ 50, элементы 2 И 51 и 52, инверторы 53 и 54, элемент 2 И 2 ИЛИ-НЕ 55.Блок управления записью 13 (фиг. 4) содержит инвертор 56, элементы 2 И-НЕ 57 и 58, элемент ЗИ 59, элементы 2 И-НЕ 60 и 61,.Устройство для управления динамической памятью может находиться в трех режимах; ожидания, обработки запроса и паузы,В режиме ожидания все управляющие элементы устройства находятся в исходном (пассивном) состоянии: триггер цикла 7 сброшен в "0", покрайней мере первые двэ разряда регистра 8 установлены в "0". триггер готовности 4.сброшен в "0", в блоке приоритетного обслуживания 3 триггеры 35 и 36 установлены в "1", а триггеры 37 и 38 сброшены в "0", В динамическую память из устройства управляющие сигналы не подаются.В...

Номер патента: 1254932

Опубликовано: 30.07.1994

Авторы: Костюков, Лысенко, Перфилов, Скрылев, Хатунцев

МПК: G11C 21/00

Метки: запоминающее

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее полупроводниковую подложку с размещенным на ней изолирующим слоем, на котором расположены основные информационные и основные управляющие электроды, первая и вторая проводящие шины и контактные площадки, первая из которых соединена с основными управляющими электродами, вторая контактная площадка соединена с второй основной проводящей шиной, которая соединена с первым основным информационным электродом, третья основная проводящая шина соединена с первым и вторым основными информационными электродами, первый основной управляющий электрод расположен между третьим и вторым основными информационными электродами, второй основной управляющий электрод расположен между четвертым и первым основными информационными...

Номер патента: 1308065

Опубликовано: 15.11.1994

Авторы: Майоров, Плешков, Попов

МПК: G11C 21/00, G11C 27/00

Метки: задержки, информации

УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИНФОРМАЦИИ, содержащее последовательно соединенные элементы памяти, генератор тактовых импульсов, первый выход которого соединен с управляющими входами четных элементов памяти, второй выход генератора тактовых импульсов соединен с управляющими входами нечетных элементов памяти, отличающееся тем, что, с целью повышения точности устройства и расширения его динамического диапазона, в него введены усилители, формирователь напряжения и выпрямитель, вход которого соединен с выходом первого усилителя и с информационным входом первого элемента памяти, информационный вход первого усилителя является входом устройства, выход выпрямителя соединен с управляющим входом второго усилителя и с входом формирователя напряжения, выход...

Номер патента: 1299365

Опубликовано: 15.11.1994

Авторы: Майоров, Плешков, Попов

МПК: G11C 21/00, G11C 27/00

Метки: задержки, информации

УСТРОЙСТВО ДЛЯ ЗАДЕРЖКИ ИНФОРМАЦИИ, содержащее последовательно соединенные элементы памяти, генератор тактовых импульсов, выходы которого соединены с управляющими входами элементов памяти, отличающееся тем, что, с целью повышения точности, в него введены интегратор и сумматоры, первый вход первого из которых является входом устройства, выход первого сумматора соединен с информационным входом первого элемента памяти и с входом интегратора, выход которого соединен с вторым входом первого сумматора и с первым входом второго сумматора, выход последнего элемента памяти соединен с вторым входом второго сумматора, выход которого является выходом устройства.