Динамическое запоминающее устройство

, ПО ИЗОБРЕТЕНИЯМ ПРИ ГКНТ СССР ОМИТЕТОТКРЫТИЯ ПИСАНИЕ ИЗОБРЕТЕНИ ТЕЛЬСТВУ ТОРСКОМУ С ЩЕ лительщим усвано В числи- ельных щение устройункциональная 3- временные аспревания, гнал ов, еобра, 14 и держитый элеючены соторов 38 и иси и вхо (21) 4487151/24-24(56) Малевич И.А. Методы и электронньсистемы анализа оптических процессоМинск: Изд. БГУ, 1981, с, 217.Авторское свидетельство СССРМ 1465914, кл. 6 11 С 21/00, 1987,(54) ДИНАМИЧЕСКОЕ ЗАПОМИНАЮУСТРОЙСТВО Изобретение относится к вычис ной технике, а именно к запоминаю тройствам, и может быть использо блоках памяти информационно-вь тельных и информационно-измерит систем,Цель изобретения - упро ства. На фиг. 1 приведена ф схема устройства; на фиг, 2 и диаграммы. Устройство (фиг, 1) содержит бл писи, входы которого соединены с йн ционным входом 2, входом 3 за входом 4 стирания устройства, лини держки, источник 6 СВЧ-колебаний, р делитель 7 мощности, блок 8 считы формирователь 9 управляющих си блок 10 сравнения, компаратор 11, пр зователь 12 время - код, элементы 1 15 памяти, каждый иэ которых со элементы ИЛИ-НЕ 16 и 17, порогов(57) Изобретение относится к вычислительной технике и позволяет упростить устройство записи и хранения импульсных потоков(ИП), Цель изобретения - упрощение устройства. Запись ИП осуществляется посредством блока записи и секционированной линии задержки, Хранение ИП происходит в блоке идентичных динамических элементов памяти (ЭП) под воздействием синхронизирую- щего СВЧ-колебания, подаваемого на ЭП с СВЧ-генератора. При записи в блок ЭП синхронизируется фаза фронта и спада каждого импульса в ИП. Анализ хранимого ИП производится блоком считывания, преобразователем время-код, блоком сравнения и ком паратором. 3 ил. мент 18, выполненный на резисторе 19 и туннельном диоде 20, источник 21 опорного напряжения, формирователь 22 импульса, элемент 23 задержки и усилитель 24. Вход 25 формирователя 9 является входом считывания устройства.Блок 8 считывания содержит элемент И 26, одновибраторы 27 и 28, схему 29 селекции, выполненную на элементе И 30 и триггере 31, идентичные по структуре селекторы 32 и 33, первый из которых выполнен на мультиплексоре 34, счетчике 35 и схеме 36 селекции. аналогичной схеме 29 селекции,Блок 1 записи содержит формирователь 37 импульсов и одновибраторы 38 и 39.Компаратор 11 выполнен на О-триггере с предустановкой 40 и элементе 41 задержки. Блок 10 сравнения выполнен на счетном триггере 42 и элементе И 43.Шины 3 и 4 устройства подклответственно к входам одновибра39, которые являются входом запдомстирания блока 1, информационным входом которого является вход формирователя 37, управляющий вход которого соединен с выходом одновибратора 38, а выход является первым выходом блока 1, вторым выходом которого является выход одновибратора 39. Первый вход блока 8 считывания соединен с первым входом элемента И 26, выход которого соединен с входом одновибратора 27, выход которого соединен с вторым входом элемента И 26 и с являющимся входом схемы 29 селекции первым входом элемента И 30, второй вход которого подключен к выходу триггера 31, Я-вход которо; го является устайовочным входом блока 8, а й-вход объединен с выходом элемента И 30, который является выходом схемы 29 селекции и подключен к входу одновибратора 28, выход которого соединен с управляющим входом селектора 32 и 33, установочные входы которых подключены к аналогичному входу блока 8. Первый, второй и третий входы, а также адресные входы и вход уп равления мультиплексора 34 являются соответственно первым, вторым и третьим информационными, а также адресными и управляющими входами селектора 32.Выход мультиплексора 34 подсоединен к входу схемы 36 селекции и одновременно к счетному входу счетчика 35, Я- и О-входы которого соединены соответственно с установочным и адресным входами селектора 32, а выход подключен к установочному входу схемы 36 селекции, выход которой является выходом селектора 32 и первым выходом блока 8, вторым выходом которого является выход селектора 33, Первый, второй, третий и адресные входы селектора 32 объединены с аналогичными входами селектора 33 и подключены соответственно к первому, второму, третьему и адресным входам блока 8 считывания, Входом компаратора 11 является В-вход триггера 40, который соединен через элемент 41 задержки с его С-входом, а выход триггера 40 является выходом компаратора 11. Первый вход блока 10 сравнения соединен с прямым входом элемента И 43, инверсный вход которого соединен с вторым входом блока 10, а выход элемента И 43 подключен к входу триггера 42, выход которого является выходом блока 10 сравнения, Первый полюс резистора 19 и туннельного диода 20 являются соответственно входом и входом опорного напряжения порогового элемента 18, а их вторые полюсы объединены и являются одновременно выходом и синхронизирующимвходом элемента 18, последний из которых является также синхронизирующим входом элемента 13 памяти. Выход источника 21 опорного напряжения подключен к входуопорного напряжения порогового элемента18, выход которого соединен с входом формирователя 22, выход которого является вы 5 ходом элемента 13 памяти и через элемент23 задержки подключен к входу усилителя24, выход которого соединен с первым входом элемента ИЛИ-НЕ 16, второй вход которого подключен к соответствующему10 выходу секционированной линии 5 задержки, а выход соединен с первым входом элемента ИЛИ-Н Е 17, выход которого соединенс входом порогового элемента 18, а второйвход объединен с третьим входом элемента15 ИЛИ-НЕ 16 и подключен к второму выходублока 1 записи.Аналогично организованы элементы 14и 15 памяти. Первый выход блока 1 подключен к входу секционированной линии 5 за 20 держки, Выход источника 6 СВЧ-колебанийсоединен с входом распределителя 7 мощности, выходы которого соединены с синхронизирующими входами соответствующихэлементов 13, 14 и 15 памяти, выходы кото 25 рых подключены соответственно к первому,второму и третьему входам блока 8, первыйвыход которого подключен к первому входублока 10 и входу запуска преобразователя12. а второй выход соединен с вторым входом30 блока 10, входом компаратора 11 и стоп-входом преобразователя 12. Установочный и адресный входы блока 8 подключены каналогичным выходам формирователя 9 управляющих сигналов, вход считывания кото 35 рого соединен с шиной 25, а выход соединенс входом блокировки преобразователя 12.Выходы компаратора 11 иблока 10 сравненияподключены соответственно к первому и второму входам формирователя 9 управляющих40 сигналов, третий вход которого соединен свыходом преобразователя 12 время - код.Пороговый элемент 18 выполнен в видеформирующего устройства на туннельномдиоде с одним устойчивым состоянием,45 Устройство работает следующим образом,В исходное состояние оно приводитсяпо сигналу с входа 4, которым запускаетсяодновибратор 39. Импульс одновибратора50 39 с длительностью, превышающей периодТо циркуляции элементов 13, 14 и 15, блокирует контур циркуляции, состоящий из элементов ИЛИ-НЕ 16 и 17, пороговогоэлемента 18, формирователя 22, элемента55 23 задержки и усилителя 24, На выходахэлементов 13, 14 и 15 устанавливается логический "0", В отсутствие импульсов на выходе элемента 13 одновибратор 27 находитсяв устойчивом состоянии с логическим уровнем "1" на выходе. На выходе одновибрато(К+) Тс при четном М1К Тс при нечетном й где И - количество элементов памяти (для устройства на фиг, 1 И = 3);К - наименьшее из чисел 1, 2 обеспечиваемое быстродействием формирователя 37,Эти импульсы поступают на вход секционированной линии 5 задержки, которая состоит из (К - 1) одинаковых элементов с задержкой на каждом элементе Тс/М. С первого выхода линии 5 задержки импульсы поступают на второй вход элемента ИЛИНЕ 16 и записываются в контур циркуляции элемента 13 памяти, Аналогично происходит запись задержанных импульсных последовательностей в контуры циркуляции довательно через время Тс/И на входы элементов 14 (фиг. Зв) и 15 (фиг, Зг). Для элементов 14 и 15, Первый записанный импульс с выхода элемента 13 (фиг, 2 д) через открытый элемент И 26 запускает одновибратор 27 (фйг. 2 е), который закрывает элемент И 26 до возвращения на выход устройства на фиг. 1 К = 3. Если фронт импульса на входе элемента 13 совпадает во времени с сегментом 11 некоторого периода 45 Тс СВЧ-сигнала, где/ = Тс, Тс ) =1 Л, (2) 50 элемента 13 первого записанного импульса,который вновь запускает одновибратор 27.и процесс повторяется (фиг. Зе),Хранение потока импульсов в элементе то с этим периодом совпадают фронты им 13 осуществляется в результате его непрерывного обращения в контуре циркуляции с периодом То = пТс, где и - кратность синхронизации элемента 13. В стационарном пульсов, поступающих на элементы памяти с номерами= 1 Л+ 1-) и получаемых в результате размножения записываемого импульса линией 5 задержки(отсчет элементов памяти следует начинать с элемента, под 55 режиме хранения длительность импульсов в потоке кратна Тс 2. Это достигается тем, ключенного к первому выходу секционирочто пороговый элемент 18 работает в режи- ванной линии 5 задежки), Импульсы на ра 28 установлен логический "0", что блокирует информационные входы селекторов 32 и 33. В исходном состоянии входной поток, поступающий с входа 2 в блок 1, блокирован формирователем 37, На вход опорного напряжения элемента 18 поступает напряжение источника 21, которое устанавливает порог срабатывания туннельного диода 20. С выходов распределителя 7 на синхронизирующие входы элементов 13, 14 и 15 синфазно поступает СВЧ-сигнал с периодом То, который модулирует уровень порога элемента 18 и аналогичные пороговые уровни элементов 14 и 15 памяти.Запись в элементы 13 - 15 потока импульсов с входа 2 (фиг. 2 а) осуществляется по сигналу, который подается на вход 3 (фиг. 2 б) и запускает одновибратор 38, выходной сигнал которого (фиг, 2 в) открывает на время г 1 ( То - Тс формирователь 37, В результате на первом выходе блока 1 появляется сформированный формирователь 37 информационный поток стандартных импульсов (фиг. 2 г) длительности 5 10 15 20 25 30 35 40 ме триггера Шмидта с устойчивым состоянием на туннельной ветви вольт-амперной характеристики диода 20, Переключение порогового элемента 18 приводит к синхронизации фронта и спада каждого импульса потока с фиксированной в пределах периода Т, фазой СВЧ-сигнала (фазой синхронизации). Так как фронт переключает элемент 18 из состояния "0" в "1", а спад - из состояния "1" в "0", то фазы синхронизации для каждого из этих переключений сдвинуты на Т,/2, Следовательно, длительность импульсов, циркулирующих в элементах памяти 13 - 15, равна целому числу полупериодов СВЧ-сигнала, Интервалы между импульсами равны целому числу периодов Тс. Так как каждый из импульсов в элементе 13 сфазирован с синхронизирующим СВЧ-сигналом, то это ведет к деформации нэ выходе элемента 13 длительностей временных интервалов, сформированных на первом выходе блока 1. Для повышения точности устройства на этапе записи формируется, а затем хранится в элементах памяти 13 - 15 позиционный код, который содержит информацию о фазе СВЧ-сигнала, отвечающей моменту поступления на выход блока 1 каждого импульса в потоке. Это позволяет при считывании уточнить фазу прихода каждого импульса в пределах периода Тс СВЧ-сигнала и провести коррекцию длительности интервалов, считываемых с выхода элемента 13.Режим формирования устройством по- зиционного кодаБез ограничения общности под. периодом Тс можно понимать временной интервал между ближайшими точками перехода СВЧ-синусоиды через ноль (фиг. За), в которых ее первые производные положительны, Записываемый импульс потока поступает нэ вход элемента 13 (фиг. Зб) и далее после 1596396+2при.д 1+М - 1 И+1й +1+1 (5) -прии 1+ 1для нечетных М. При этом, если тй=(К - ) Т то фронт импульса на входе элемента 13 памяти совмещается с первой половиной 50 сегмента , найденного по формуле (3), если1гк=(К+ - )Тс, то - с второй половиной этого сегмента.Аналогично формируется позиционный 55 код для каждого импульса, поступающего с выхода блока записи.Восстановление длительности интервалов входного потока по записанной в элементах памяти информации состоит в входах элементов памяти с номерами= М + 2-),й совмещаются уже со следующим периодом СВЧ-сигнала (фиг. Зг), Происходит запись каждого из импульсов в соответствующий элемент памяти. 5Вследствие синхронизации на пороговом элементе 18 фронты импульсов в элементах памяти с номерами 1,И+Я оказываются жестко сфазированными с фазой синхронизации одного и того же периода 10 СВЧ-сигнала (фиг, Зд,е) и в режиме хранения синфазно повторяются на выходах этих элементов памяти. Синфазно, но со сдвигами на период Тс повторяются фронты иь- пульсов на выходах элементов памяти с 15 номерами й ь 2- Ифиг.Зж), Если импупь. сы на выходах элементов памяти с номерами от 1 до М синфазны, то считаем, что сдвиг происходит на выходе фиктивного (К+1)-го элемента памяти. Номерй + 2-) 20 элемента, на котором происходит описанный сдвиг, может служить кодом для номерасегмента 1, Связь ни Г Гтаетсяформупои) = М + 2 - Р, ту = 2,И + 1, (3)что позволяет по номерую уточнить в 25 пределах периода Тс до дискрета Тс/М фазу исходного импульса, поступившего на вход элемента 13.Дополнительное уточнение фазы записанного импульса с точностью до дискрета 30 Ту 2 Й достигается эа счет анализа длительноститр импульса позиционного кода на выходе Р-го элемента прамяти, где выделении и преобразовании интервалов времени в соответствии с алгоритмом считывания, введенным в формирователь 9. Это осуществляется с помощью, блока 8 считывания, формирователя 9, преобразователя 12, компаратора 11 и блока 10 сравнения.По сигналу с входа 25 запускается алгоритм считывания, организованный в виде циклов считывания интервалов времени.Любой импульс, хранимый в элементах памяти 13 - 15, однозначно определяется парой чисел (; ), где- номер элемента памяти, в котором он записан, а- его порядковый номер в этом элементе по отношению к опорному импульсу, формируемому на выходе схемы 29 селекции.Цикл считывания начинается с формирования в формирователе 9 двух пар чисел (1, 1) и (1, 2),которые поступают на адресный вход блока 8 и определяют соответственно старт- и стоп-импульсы,. ограничивающие выделяемый интервал из потока, хранимого в элементе памяти 13. Значение= 1 поступает на адресный вход мультиплексора 34, а значение 1 - на О-вход счетчика 35, Аналогично распределяются значения= 1 и 2 в селекторе 33. Далее формирователь 9 формирует на управляющем входе преобразователя 12 сигнал разблокировки, а также импульс (фиг. 2 ж), который подводится к установочному входу блока 8, воздействует на триггер 31 (фиг, 2 з), открывающий, в свою очередь. элемент И 30, Импульсом одновибратора 27 элемент И 30 закрывается, и на выходе схемы 29 селекции формируется опорный импульс (фиг, 2 и), привязанный к началу циркуляции в элементе 13 памяти. Этим импульсом запускается одновибратор 28, управляющий сигнал которого длительностью То (фиг, 2 к) поступает на управляющие входы селекторов 32 и 33, Старт-импульс, отвечающий значениям (1, ), выделяется на выходе селектора 32 (фиг. 2 л) в течение действия импульса одновибратора 28.Аналогично выделяется стоп-импульс на выходе селектора 33 (фиг. 2 м).Селектор 32 работает следующим образом. На адресном входе мультиплексора 34 установлен код , а в счетчике 35 по импульсу с установочного входа блока 8 записано значение , По сигналу одновибратора 28 временной поток -го элемента памяти с выхода мультиплексора 34 поступает на счетчик 35 и схему 36 селекции, При досчете до единицы счетчик 35 устанавливает схему 36 селекции, на выходе которой выделяется импульс с номером . Временной интервал Т между выделенными старт- и стоп-импульсами преобразуется преобразователем 12 в код, 1596396 105 10 15 20 25 30 35 40 45 50 55 который поступает в формирователь 9, после чего преобразователь 12 блокируется до следующего цикла считывания.Анализ фазы старт-импульса относительно СВЧ-сигнала осуществляется в продолжение цикла считывания за ч шагов. На -ом шаге ( = 1,И) формирователь 9 формирует две пары чисел (1, 1) и (, 1), поступающих на адресный вход блока 8, который аналогично описанному выше выделяет на своем первом выходе старт-импульс (1, 1), а на втором выходе старт-импульс (, 1). Импульс с первого выхода блока 8 поступает на прямой вход элемента ИЛИ 43, на инверсный вход которого поступает импульс с второго выхода блока 8, и если он задержан по отношению к импульсу на прямом входе элемента ИЛИ 43, то на выходе последнего отрабатывается импульс, который поступает на.вход триггера 42. Состояние триггера 42 фиксируется на каждом шаге в формирователе 9. По последовательности этих состояний за М шагов формирователь 9 выделяет номер у элемента памяти, на котором возникает первый сдвиг сравниваемых импульсов, что позволяет, согласно (2) и 3), уточнить фазу старт-импульса с точностью до дискрета Тс/И, Дальнейшее уточнение фазы старт-импульса до половины дискрета Тс/й происходит в результате вычисления в формирователе 9 по формулам (4 - 5) значения Я, формирования пары чисел (Я, 1), поступающих на адресный вход блока 8,. который выделяет на своем втором выходе старт-импульсы (Й, 1), длительность гя которых анализируется в компараторе 11. Для этого импульс с второго выхода блока 8 поступает на Р-вход и через элемент 41 с задержкой К Тс на С-вход триггера 40, на О-входе которого зафиксирован уровень "1". ЕслитйКТс, на выходе триггера 40 устанавливается состояние "О", в противном случае "1". Анализ этого состояния в формирователе 9 позволяет уточнить фазу старт-импульса до дискрета Тс/2 МАналогично старт-импульсу осуществляется анализ фазы стоп-импульса относительно СВЧ-сигнала.В результате одного цикла считывания в формирователе 9 фиксируются измеренная преобразователем 12 длительность Т временного интервала, равная целому числуупериодов Тс; номера Л 1 и Л 2 дискретов Тс/2 ч, пронумерованных в пределах периода Тс от 1 до 2 М, с которыми совместились старт- и стоп-импульсы соответственно,По формулеЛ 2 Л 1 Т 2Т =- (+ 2) Тс2формирователь 9 восстанавливает требуемый интервал Т с точностью + Тс/2 И.На этом один цикл считывания заканчивается и формирователь 9 переходит к следующему циклу. Число циклов считывания равно числу записанных в элементе 13 интервалов времени, При попытке считать интервал времени, следующий за последним записанным в элементе 13, происходит переполнение преобразователя 12, с его выхода поступает сигнал переполнения, формирователь 9 фиксирует окончание всех циклов считывания.формула изобретения Динамическое запоминающее устройство, содержащее источник СВЧ-колебаний, выход которого соединен с входом распределителя мощности, блок записи, информационный вход, вход записи и вход сти ра ния кото рого я вля ются соответствующими входами устройства, линию задержки, вход которой соединен с первым выходом блока записи, блок считывания, первый выход которого соединен с первым входом блока сравнения и входом запуска преобразователя время - код, формирователь управляющих сигналов, вход считывания которого является входом считывания устройства, компаратор, выход которого соединен с входом запрета формирователя управляющих сигналов, вход запуска которого соединен с выходом блока сравнения, второй вход которого соединен с входом компаратора и с вторым выходом блока считывания, установочный и адресный входы которого. соединены с первым и вторым выходами формирователя управляющих сигналов, выход преобразователя время. - код соединен с входом переполнения формирователя управляющих сигналов, выход которого соединен с входом блокировки преобразователя время - код, стоп-вход которого соединен с вторым выходом блока считыйания, элементы памяти, каждый из которых состоит из формирователя импульса, элемента задержки, вход которого подключен к информационному входу блока считывания, выход элемента задержки сое- .динен с входом усилителя, выход которого подключен к первому входу первого элемента ИЛИ-НЕ, второй вход которого соединен с соответствующим выходом линии задержки и порогового элемента, входопорного напряжения которого соединен с выходом источника опорного напряжения, синхронизирующий вход порогового элемента соединен с соответствующим выходом распределителя мощности, о т л и ч а ю щ е1596396 11 12 3 е с я тем, что, с целью упрощения устройства, в каждый элемент памяти введен второй элемент ИЛИ-НЕ, выход которого соединен с информационным входом порогового элемента, выход которого соединен с входам 5 формирователя импульса, выход которого соединен с входом элемент задержки, первый вход второго элемента ИЛИ-НЕ подключен к выходу первого элемента ИЛИ-НЕ, третий вход которого и второй вход второго элемента ИЛИ-НЕ объединены и подключены к второму выходу блока записи,1596396Составитель В,фокинаактор К.Крупкина Техред М,Моргентал Корректор М,Самборск каз 2913 Тираж 485 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж, Раущская наб., 4/5оизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101