Устройство для регенерации динамической памяти

(57)щимваноройсп минаю- пользох устй техИ устроаппамати прим ной в схема функ фиг. устроУс коммрегисния, э10 инияции, аС 26029/24-24.11.90. Бюл.43ьвовский политехнический ининского комсомолаК. Мешков, А. Г, КротБоженко1.327.6 (088.8)вторское свидетельство СССР945, кл. б 11 С 11/00, 1986.орское свидетельство СССР637, кл. (д 11 С 21/00, 1987. СТРОЙСТВО ДЛЯ РЕГЕНЕ МИЧЕСКОЙ ПАМЯТИзобретение относится к зап стройствам и может быть иаппаратуре передачи даннавтоматики и вычислительн бретение относится к запоминающимтвам и может .быть использовано вуре передачи данных устройств автои вычислительной техники. ль изобретения - расширение области нения устройства за счет произвольешней адресации памяти.фиг. 1 представлена функциональная предлагаемого устройства; на фиг.2 - иональная схема блока управления; на- временные диаграммы работы ства.ройство содержит блок 1 управления, атор 2, счетчик 3, первый 4 и второй 5 ры, первый 6 и второй 7 блоки сравнеемент И 8, адресный выход 9, первый торой 11 синхровходы, вход 12 зада- жима, выход 13 окончания регенераресный вход 14.ыхода 9 поступают строчные адреса щ ния к динамической памяти, на синЯО 1608752 ники. Цель изобретения - расширение области применения устройства за счет произвольной внешней адресации памяти. Устройство содержит блок управления, коммутатор, счетчик, два регистра, две схемы сравнения, элемент И и имеет адресные вход и выход, вход задания режима внешнего обращения, выход окончания регенерации и два синхровхода. В регистрах запоминаются максимальное и минимальное значения строчйых адресов внешнего обращения в текущем цикле. В режиме регенерации счетчик перебирает строчные адреса, начиная с запомненного максимального адреса вплоть до запомненного минимального. Тем самым из процесса регенерации исключаются адреса внешних обращений текущего цикла при обеспечении непрерывно-произвольной внешней адресации. 3 ил. хровходы 10 и 11 поступают синхросигналы соответственно Т 1, Т 2, на вход 12 - сигнал задания режима внешнего обмена уст- р ройства ВО, с выхода3 поступает сигнал окончания регенерации КР, на вход 14строчные адреса внешних обращений АК. С 3 первого выхода схемы 6 сравнения поступает СТ сигнал Больше, с первого выхода блока 7 Я сравнения - сигнал Равно, со второго - Меньше,Блок 1 управления содержит (фиг. 2) элементы И5 - 18, ИЛИ 19,ИЛИ-НЕ 20 и триггеры 21 и 22. Сигналы модификации счетчика 3 поступают с выхода элемента И 17 через ф выход 1.1 блока 1 управления, установки счетчика - с элемента ИЛИ 19 через выход 1.2, сигнал на синхровходы регистров 5,4 - с элемента И 16 через выход 1.3, на сброс регистра 4 и установку регистра 5 - с элемента И 18 через выход 14. Синхросигнал Т 1 поступает на входы элементов И 15 и 17Формула изобретения 45 50 55 и триггера 21 через вход 1,5, Т 2 - на элемент И 16 и триггер 21 через вход 1.6, сигнал ВО - на элементы И 15 - 18, ИЛИ-НЕ 20, триггеры 21 и 22 через вход 1.7,На фиг. 3 обозначены диаграммы: а, б - синхросигналов соответственно Т и Т 2, в - сигнала ВО, г - сигнала сброса регистра 4 и установки регистра 5, е, ж - состояния регистров соответственно 4 и 5, з - состояния счетчика 3, и - сигнала с выхода Меньше блока 7 сравнения, к - сигнала с выхода Больше блока 6 сравнения, л - сигнала с выхода Равно блока 7,Устройство работает следующим образом.По входам 10 и 11 в устройство поступают сдвинутые относительно друг друга по фазе синхросигналы Т 1 и Т 2 (фиг. 3 а, б). Режим внешнего обращения задается установкой в 1 сигнала ВО на входе 12 (фиг, Зв). По нему коммутатор 2 подключает к информационному входу счетчика 3 адресный вход 14 устройства, а элемент И 8 блокирует поступление на выход 13 сигнала КР,ВО поступает на информационный вход триггера 22 и первый вход элемента 17 блока 1 управления. На выходе 1.4 формируется сигнал установки регистров 4 и 5 (фиг, Зг). По заднему фронту Т 2 инверсный выход триггера 22 устанавливается в О, соответственно сбрасывается и сигнал на выходе 1.4. По этому сигналу регистр 4 устанавливается в нулевое состояние (фиг. Зж), регистр 5 - в единичное (фиг. Зе).Синхроимпульсы Т 1 начинают поступать через элементы 15 и 19 на вход установки счетчика 3 (фиг. Зд) и в него заносятся адреса АК. Пример адресации отображен на фиг. Зз. С выхода счетчика адреса АК поступают на выход 9 устройства для адресации динамической памяти.Состояние счетчика 3 сравнивается блоком 6 сравнения с состоянием регистра 4 и блоком 7 сравнения с состоянием регистра 5. Если первый из поступивших по входу 14 АК не является ни единичным, ни нулевым, то блок 7 сравнения вырабатывает сигнал Меньше (фиг. Зи), а блок 6 - сигнал Больше (фиг. Зк), которые поступают на входы разрешения записи соответствующих регистров, и по Т 2, поступающему с выхода элемента И 16, этот АК заносится в оба регистра. Затем, если значение следующего АК превышает значение АК, занесенного в регистр 4, он заносится в регистр 4, а если меньше АК, хранящегося в регистре 5, то он заносится в регистр 5. Тем самым по окончании внешних обращений в течение текущего периода регенерации в регистре 4 хранится значение максимального АК, а в регистре 5 - минимального.По окончании режима внешнего обращения сигнал ВО сбрасывается. Устройетво переходит в режим регенерации. Коммутатор 10 15 20 25 30 35 40 2 вместо входа 14 подключает к информационному входу счетчика 3 выход регистра 4. Элемент И 8 подключает к выходу 13 первый выход блока 7 сравнения. Элемент И 15 блокирует прохождение синхроимпульсов Т на вход установки счетчика 3, элемент И 16 - синхроимпульсов Т 2 на синхровход регистров 4 и 5. По сбросу ВО на выходе элемента ИЛИНЕ 20 устанавливается уровень 1, По заднему фронту Т 1 на инверсном выходе триггера 21 устанавливается 1, и 1 на выходе элемента 20 сбрасывается. Этот сигнал через элемент ИЛИ 19 поступает на вход установки счетчика 3 (фиг. Зд) и устанавливает его в состояние максимального значения АК. Одновременно элемент И 17 разрешает прохождение синхроимпульсов Т 1 на синхровход счетчика, и он начинает переключаться, начиная с максимального значения АК, до единичного состояния, затем переходит в нулевое состояние и переключается вплоть до максимального значения АК, при котором на первом выходе блока 7 сравнения вырабатывается сигнал Равно (фиг, Зл), поступающий через элемент И 8 на выход 13 как сигнал окончания регенерации. По нему сигнал ВО,вновь устанавливается и устройство вновь переходит к работе в режиме внешнего обмена.Таким образом,из цикла регенерации исключаются адреса, по которым в текущем цикле производились внешние обращения. При этом, если в известном устройстве запоминаются первый и последний в течение цикла адреса внешнего обращения, что делает необходимым осуществлять только последовательную внешнюю адресацию, то в предлагаемом устройстве запоминаются максимальное и минимальное значения внешних строчных адресов в течение цикла, что позволяет производить произвольную внешнюю адресацию,Устройство для регенерации динамической памяти, содержащее блок управления, коммутатор, счетчик, первый и второй регистры, первый блок сравнениявыход и первый вход которого подключены соответственно к входу разрешения записи первого регистра и выходу первого регистра, выход счетчика является адресным выходом устройства и подключен к второму входу первого блока сравнения и к информационным входам первого и второго регистров, синхровходы которых подключены к первому выходу блока управления, первый и второй синхровходы которого являются соответствующими входами устройства, вход задания режима блока управления является соответствующим входом устройства и подключен к управляющему входу коммутатора, второй итрети"ныс ляющ блока перво целью ройст сации сравн являе устро" та И задан 5выходы блока управления подключеветственно к счетному входу и управму входу счетчика, четвертый выход правления подключен к входу сброса о регистра, отличающееся тем, что, с расширения области применения уста за счет произвольной внешней адрепамяти, оно содержит второй блок ния и элемент И, выход которого ся выходом окончания регенерации ства, первый и второй входы элемен подключены соответственно к входу я режима блока управления и первомувыходу второго блока сравнения, второй выход которого подключен к входу разрешения записи второго регистра, вход установки которого подключен к четвертому выходу блока управления, первый и второй входы второго блока сравнения подключены соответственно к выходу второго регистра и выходу счетчика, информационный вход которого подключен к выходу коммутатора, первый информационный вход которого подключен к выходу первого регистра, второй информационный вход коммутатора является адресным входом устройства.1608752 Фиг,2,ц тр й тг стенко Корректор М Подписное амборск едактор Н. Лазаренкоаказ 3622 ИИПИ Государственного комитета по изобретениям и открытия113035, Москва, Ж - 35, Раушская наб., д. 4 Производственно-издательский комбинат Патент, г. Ужгород,г пде й Составитель С.Техред А. КравчукТираж 484 м при ГКНТ ССС