Динамическое запоминающее устройство

Номер патента: 1465914

Авторы: Кондратюк, Пранович

ZIP архив

Текст

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК С 21 00 ТЕНИ ЕТЕЛЬСТВЪ АВТОРСИОМУ инстблем нович лектроних про- ражениие ЩЕЕ УСТобласенно кможет ам тся к вычис евно к запо может быть памяти инф ых и информ систем.является бан ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССРОПИСАНИЕ ИЗ(56) Малевич И.А. Методы и эные системы анализа оптическцессов при их временном отобМинск, БГУ, с.205-206.Там же, с,217.(57) Изобретение относится квычислительной техники, а имзапоминающим устройствам, ибыть использовано в блоках п Изобретение относи тельной технике, а им нающим устройствам, и использовано в блоках мационно-вычислительн ционно-измерительных Целью изобретения.щение устройства. На фиг.1 приведена схема предложенного у Фиг,2,3 - временные д Устройство содержи си, входы которого с мационным входом 2,и входом 4 стирания нию 5 задержки, исто ий, распределител блок 8 считывания, Ф,. ЯО 1465914 информационно-вычислительных и информационно=измерительных систем,Цель изобретения - упрощение устройства - достигается введением вэлементы памяти вторых Формирователейимпульсов, пороговых элементов итриггера. Запись импульсных потоков(ИП) осуществляется посредством блока записи и секционированной линиизадержки. Хранение ИП происходит.на элементах памяти под воздействиемсинхронизирующих СВЧ колебаний,снимаемых с СВЧ генератора черезразветвитель мощности. При записи вэлементы памяти фиксируется Фазафронта и спада импульсов, циркулирующих в контуре элемента памяти:элемент ИЛИ, Формирователи, триггер,элемент задержки, усилитель. 3 ил. управляющих сигналов, блок 10 сравнения, компаратор 11, преобразователь 12 время"код, элементы 13-15 памяти, каждый из которых содержит элемент ИЛИ 16, формирователи 17 и 18 импульсов, пороговые элементы 19 .и 20, каждый из которых состоит из резистора 21 и диода 22, триггер 23, элементы 24 задержки, усилитель 25 ,и источник 26 опорного напряжения; один из управляющих входов формиро.вателя 9 является входом 27 считывания устройства. Блок 8 считывания содержит элемент И 28, одновибраторы 29 и 30, селектор 31, выполненный на элементе И 32 и триггере 33, селекторы 34 и 35, каждый из которых выполнен на мультиплексоре 36, 1465914счетчике 37 и селекторе 38, выполненном аналогично селектору 31, Елок 1 записи содержит Формирователь 39 импульсов и одновибратсры 40 и 41Компаратор 11 выполнен на триггере 42 и элементе 43 задержки, Аналогично ему выполнен и блок 10 сравнения; . на триггере 44 и элементе 45 задержки. 10Устройство работает следующимобразом.В исходное состояние оно приводит ся по сигналу с входа 4, которымзапускается одновибратор 41, Сфор" мированный одновибратором 41 импульс с длительностью, превьпцающей период Т циркуляции элементов ,3-15, запирает формирователи 17 и ".8, что блокирует контур циркуляции состоящий из элемента ИЛИ 16, Формирователей17 и 18, элементов 19 и 20, триггера 23, эле;.снта 24 задержки и усилителя 25, 11 а выходах элементов 13".15устанавливается логический 0. В 25отсутствие импульсов на выходе элемента 13 одноЬибратор 29 находитсяВ устойчивом состоянии с логическим ,уровнем "1" на выходе. На выходеодновибратора 30 установлен логичес-кий "0", что блокирует информационные входы селекторов 34 и 35, В ис,ходном состоянии входной поток, поступающий с входа 2 в блок 1, заблокирован формирователем 39, На вторые входы элементов 19 и 20 поступает напряжение с источника 26, которое устанавливает порог сраба.тывания. С выходов распределителя 7 на входыэлементов 13-15 синфа.зно поступает40СВЧ сигнал с периодом Т которыймодулирует уровни выставленных по "рогов элементов 19 и 20.Запись в элементы.13-15 потокаимпульсов с входа 2 (фиг.2 а) осуществляется по сигналу который по 45дается на вход 3 (Фиг,2 б) и запускает одновибратор 40, выходной сигналкоторого (Фиг.2 в) отрывает на время1 с Т - Т, формирователь 39. В результате на выходе блока 1 появляет 50ся сформированный Формирователем 39информационный поток стандартныхимпульсов (Фиг,2 г) длит пьнссти Ф =(К+1/2 И) Та (1)где Б - количество элементов памяти (для устройства на Фиг.1 11=3); К - наименьшее из чисел 1,2,обеспечиваемое сыстродействием Формирователя 39.Эти импульсы поступают на вход секционированной линии 5 задержки, которая состоит из (И) одинаковыхэлементов с задержкой на каждом эле"менте Т/И, и на первый вход элемента 13,откуда через элемент ИЛИ 16записываются в контур циркуляции элемента 13. Аналогично происходит запись задержанных импульсных последовательностей в контуры циркуляцииэлементов 14 и 15. Первый записанныйимпульс с выхода элемента 13 (фиг,2 ж)через открытый элемент И 28 запускает одновибратор 29 (Фиг.2 з), котс"рый закрывает элемент И 28 до возвращения на выход элемента 13 первого записанного импульса, которыйвновь запускает однсвибратор 29, ипроцесс повторяется (фиг,2 з),Хранение потока импульсов в элементе 13 осуществляется в результате непрерывного обращения в контурециркуляции с периодом Т,=п Т гдеи - кратность синхронизации элемента 13. В стационарном режиме хранения длительность (1 ц)лп импульсовв потоке равна целому числу периодовТ, Это достигается тем, что потокимпульсов, регенерируемых в результате циркуляции на втором входе элемента ИЛИ 16, разделяется на два потока, первый из которых формируетсяна выходе формирователя 17 (фиг.2 д)и импульсы в котором сфазированы сфронтами импульсов, поступающих наэлемент ИЛИ 16, а второй Формируетсяна выходе формирователя 18 (фиг.2 е),импульсы в нем сфазированы с их спадами. Эти потоки поступают на элементы 19 и 20 соответственно, гдеосуществляетсч синхронизация перепадов каждого импульса потока с фиксированной в пределах периода Тс фазойСВЧ сигнала (фазой синхронизации).Объединение двух потоков осуществляется триггером 23, Фронты и спадыимпульсов на выходе которого инициируются импульсами с выходов пороговых элементов 9 и 20 соответственно. Вследствие того, что Фазы этихимпульсов связаны с соответствующими фазами синхронизации, длительность импульсов на выходе триггера23 совпадает с целым числом периодов Т СВЧ сигнала, Целому числувиной сегмента 1(фиг.Зе 2), Длительность импульсов на выходах всехостальных элементов памяти всегдаравна КТ . Так как фронты исходного5и соответстнующих ему размноженныхимпульсов совпадают с одними и теми1же половинами всех сегментов, накоторые разбивается период Т , тоэто позволяет по длительности импульса на выходе сегмента памяти сномером (-1) уточнить до половины, сегмента 1;, т.е, до дискрета Тс /2 И,5Фазу исходного импульса, записанногоВ элементе 13 памяти 15Аналогично формируется позиционный код для каждого импульса, поступающего с выхода блока записи.Восстановление длительности интервалов входпого потока по записанной 20в элементах памяти информации состоитн выделении и преобразовании интерва"лон времени в соответствии с алгоритмом считыьания, вверенным в Формиронатель 9. Это осуществляется с 25помощью блока 8 считывания, Форми рователя 9, преобразователя 12, ком паратора 11 и блока 10 сравнения.По сигналу с входа 27 запускаетсяалгоритм считывания, организованный 30в виде циклон считывания интерваловВремени,Любой импульс, хранимый в элементах 13-15 памяти, однозначно определяется парой чисел (х,е), гденомер элемента памяти, в котором онзаписан, а е - его порядковый номерв этом элементе памяти о отношениюк опорному импульсу, формируемомуна выходе селектора 31.40Цикл считывания начинается с Формирования в формирователе 9 двух парчисел (1,е ) и (1,е ), которые поступают на адресный вход блока 8 и определяют старт- и стоп-импульсы соответственно, ограничивающие выделяемый интервал из потока, хранимого в элементе 13 памяти. Значение1=1 поступает на адресный вход мультиплексора Зб, а значение е," на 15 вход счетчика 37, Аналогично распределяются значения =1 и е в селекторе 35, Далее Формирователь 9 Формирует на управляющем входе преобразователя 12 сигнал разблокировки,.а также импульсный сигнал (Фиг,2 и),который подводится к установочномувходу блока 8, воздейстнуя на триггер 33 (Фиг,2 к), открывающий, в свою очередь элемент И 32. Импульс одновибратора 29 через элемент 32 сбрасывает триггер 33 (фиг 2 к). При этомэлемент 32 закрывается, и на ныходеселектора 31 Формируется опорный им"пульс (Фиг,2 л) привязанный к началуциркуляции в элементе 13 памяти.Зтим импульсом запускается одновибратор 30, управляющий сигнал которого длительностью Т(фиг.2 м) поступает на управляющие входы селекторов 34 и 35. Старт-импульс, отвечающий значениям (1,е),выделяется навыходе селектора 34 (Фиг.2 н) в течение действия импульса одновибратора30.Аналогично выделяется стоп-импульсна выходе селектора 35.,Селектор 34 работает следующим,образом,На адресном входе мультиплексора36 установлен код х, а в счетчике37 по импульсу с установочного входаблока 8 записано значение е. По сиг"налу одновибратора 30 нременной поток -го элемента памяти с выходамультиплексора 36 поступает на счетчик 37 и селектор 38, При досчетедо единицы счетчик 37 установит селектор 38, на выходе которого выделится импульс с номером е. Временнойинтервал Т, между выделенными старти стоп-импульсами преобразуется преобразователем 12 в код, который поступает в Формирователь 9, после чего преобразователь 12 блокируетсядо следующего цикла считывания,Анализ Фазы старт-импульса относительно СВЧ сигнала осуществляетСя в продолжение цикла считыванияза (М) шагов, На -м шаге (=1,И)формирователь 9 формирует две парычисел: (1,е 1) и (3.,е,), поступающихна адресный вход блока 8, которыйаналогично описанному выше выделяетна своем первом выходе старт-импульс(1,е ) а на втором выходе - стартимпульс (х,е ). Импульс с первоговыхода блока 8 поступает на первыйвход блока 1 О сравнения и далее через элемент 45 с задержкой Т /2 наЯ-вход триггера 44, Импульс с второго выхода блока 8 поступает наК-вход триггера 44, и если он задержан по отношению к импульсу на первом выходе блока 8, то триггер 44устанавливается в состояние "0", если задержки нет, то состояние триг9 14 б 5гера - "1". Импульс с второго выхо"да блока 8 поступает также на К-входи через элемент 43 с задержкой1(К+ в -) Тс на Б-вход триггера 42.При поступлении на вход компаратора11 импульса с длительностью, меньшей1(К+ 2 )Тс, на его выходе установится10логический "0", в противном случае"1"Состояния. триггеров 42 и 44 фиксируются на каждом шаге в формирователе 9, По последовательности состояний триггера 44 формирователь 9выделяет номер 1 элемента памяти, накотором возникает первый сдвиг сравниваемых импульсов, что позволяетсогласно (2) и (3) уточнить фазустарт-импульса с точностью до дискрета Т /И. Дальнейшее уточнениефазы старт-импульса с точностью додискрета Тс/2 И происходит в результате анализа состояний триггера 42 25для импульса на выходе (-1)-го элемента памяти,Аналогично старт-импульсу осуществляется анализ Фазы стоп-импульса относительно СВЧ сигнала.В результате одного цикла считывания в формирователе 9 Фиксируетсяфа) измеренная преобразователем 12длительность Т временного интервала,равная целому числупериодов Т;б) номераи Л дискретов Тс/2 Й,.35пронумерованных в пределах периодаТ от 1 до 2 И, с которыми совместились старт- и стоп-импульсы соответственно. 30 По формулел, -лг ТоТ= (+ --- ) Т+- с щ45 формирователь 9 восстанавливает требуемый интервал Т с точностьюТс+ -- И2На этом один цикл считывания за канчивается, и формирователь 9 переходит к следующему циклу. Число циклов считывания равно числу.записанных в элементе 13 интервалов времени, При попытке считать интервал времени, следующий за послеДним записанным в элементе 13, происходит переполнение преобразователя 12, с его выхода поступает сигнал пере 914 10полнения, формирователь 9 фиксирует окончание всех циклов считывания.На этом работа устройства заканчивается.Техническая эффективность предла гаемого устройства определяется исключением половины элементов памяти и двукратным сокращением секционированной линии задержки, что обеспечивает уменьшение габаритов устройства, упрощение и большую технологичность при изготовлении. Формула изобретенияДинамическое запоминающее устройство, содержащее источник СВЧ колебаний, выход которого соединен с информационным входом распределителя мощности, блок записи, информационный вход, вход записи и вход стирания которого являются информационным входом, входом записи и входом стирания устройства соответственно, линия задержки, вход которой соединен с первым выходом блока записи, блок считывания, первый выход которого соединен с первым входом блока сравнения и со стоп-входом преобразователя время-код, формирователь управляющих сигналов, вход считывания которого является входом считывания устройства, компаратор, выход которого соединен с входом запрета формирователя управляющих сигналов, вход запуска которого соединен с выходом блока сравнения, второй вход блока сравнения соединен с входом компаратора и с вторым выходом блока считывания, адресные входы которого соединены с первым и вторым выходами формирователя управляющих сигналов, выход преобразователя время-код соединен с входом переполнения Формирователя управляющих сигналов, выход которого соединен с входом блокировки преобразователя время-код, вход запуска преобразователя время-код соединен с вторым выходом блока считывания, первый, второй и третий элементы памяти, каждый из которых состоит из последовательно соединенных элементов задержки, усилителя, элемента ИЛИ, первого формирователя импульсов, первого порогового элемента и источника опорного напряжения, причем в каждом элементе памяти вторые входы элементов ИЛИ соединены с выходами линий задержки, за 1465914прещающие входы первых Формирователей импульсов соединены с вторым выходом блока записи, сннхронизирующие входы первых пороговых элементов со 5 единены с первым, вторым и третьим выходами распределителя мощности, ,о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в каждый элемент памяти введены второй фор мирователь импульсов, второй порого" вый элемент и триггер, причем выходы триггеров соединены с входами элементов задержки и с информационными входами блока считывания, информационные входы вторых пороговых элементов соединены с четвертым, пятым и шестым выходами распределителя мощности соответственно, К-входытриггеров соединены с выходами вторых пороговых элементов, Я-входытриггеров соединены с синхронизирующими входами первых пороговых элементов, входы опорных напряжений вто"рых пороговых элементов, соединены систочниками опорного напряжения,входы управления порогом срабатывания вторых пороговых элементов соединены: с выходами вторых формирователей импульсов, запрещающие входывторых Формирователей импульсов соединены с вторым выходом блока записи, информационные входы вторыхФормирователей импульсов соединеныс выходами элементов ИЛИ.1465914.сост -Т Фи М.Демчик едактор А,Маковс Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина Заказ 950/51 ВНИИПИ Государственного 113035, Составитель А.ВоронинТехред М.Дидык Коррек Тираж 558 Подписноеомитета по изобретениям и открытиям при ГКНТ СССР осква, Ж, Раушская наб., д. 4/5

Смотреть

Заявка

4258364, 08.06.1987

НАУЧНО-ИССЛЕДОВАТЕЛЬСКИЙ ИНСТИТУТ ПРИКЛАДНЫХ ФИЗИЧЕСКИХ ПРОБЛЕМ ИМ. А. Н. СЕВЧЕНКО

КОНДРАТЮК ВЛАДИМИР ВЛАДИМИРОВИЧ, ПРАНОВИЧ ВЛАДИМИР ИЛЬИЧ

МПК / Метки

МПК: G11C 21/00

Метки: динамическое, запоминающее

Опубликовано: 15.03.1989

Код ссылки

<a href="https://patents.su/7-1465914-dinamicheskoe-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Динамическое запоминающее устройство</a>

Похожие патенты