Устройство для деления чисел с восстановлением остатка

(11) 485447 Союз СоветскихСоциалистицескихРеспублик ОП ИСАНИЕИ ЗСЙРЕТЕ Н ИЯ К АВТОРСКОМУ СВИДЕПЛЬСТВУ(51) Ы. 6 т 7/3 счдарстаенныи кометеоавта Министров СССРпо делам изооретоннйи открытий 43) Опубликовано 25.09.75 БюллетеньЗ 5(45) Дата опубликования описания 19 О 2 76 72) Авторы изобретенияИзобретение отн технике и мож фметических устоситс ет бы к вычислитеиспользова ройс ство ах,ля деле Известно устросстановлением сел остатка, содержаще О О присоединением заявки3) Приоритет регистр делителя, основной и вспомогательный регистры делимого и частного, сумматор, схему формирования цифр частного, и инвертор, причем шина тактовых импульсов устройства соединена с единичным входом знакового разряда регистра делителя, с первым входом схемы формирования цифр частного и с входом инверто ра, выход которого подключен ко второму входу схемы формирования цифр частного, с третьего по седьмой входы которой подключены соответственно к единичному и нулевому выходам знакового разряда регистра делителя, к нулевому выходу зна кового разряда сумматора и к единичному и нулевому выходам знакового разряда основного регистра делимого, а выход - к входу первого разряда регистра частного, при этом выходы разрядов регистра делите ля соединены с соответствующими первыСЕЛ С ВОССТАНОВЛЕНИЕМ ми входами сумматора, вторые входы которого в каждом разряде подключены соответственно к выходам основного регистра делимого и к первым входам схем "И", вторые входы которых соединены с шиной тактовых импульсов устройства.Цель изобретения - увеличение быстродействия устройства.Достигается это благодаря тому что в его состав введены первая и вторая дополнительные группы схем И", причем первые входы первой дополнительной группы схем "И" соединены с соответствующими выходами разрядов сумматора, вторые входы - с нулевым выходом его знакового разряда третьи входы - с первыми входами второй дополнительной группы схем И" и с выходом инвертора, а выходы - с соответствующими входами схем ИЛИ", выходы которых связаны соответственно с входами вспомогательного регистра делимого. Вторые входы второй дополнительной группы схем "И соединены с единичным выхо - дом знакового разряда сумматора, третьи выходы - с соответствующими первыми485447 4 входами схем "И", выходы которых подключены соответственно ко вторым входамсхем "ИЛИф, третьи входы которых соединены с соответствующими выходами второйдополнительной группы схем фИ". Это позволяет ускорить операцию деления,На чертеже приведена схема предлагаемого устройства,Устройство для деления чисел с восстановлением остатка состоит из регистра 1 10делителя, основного и вспомогательного регистров 2 делимого, основного и вспомогательного регистров 3 частного, сумматора4, схемы 5 формирования цифр частного,инвертора 6, схем "И" 7, первой дополнительной группы 8 схем фИф, второй дополнительной группы 9 схем фИф, схем "ИЛИф10 и шины 11 тактовых импульсов,В режимах делимого и частного выходывспомогательных регистров соединены с 20входами основных регистров параллельными цепями, а выходы основных регистров -с входами вспомогательных регистров цепями сдвига на один разряд влево, Сдвигсодержимого регистров 2 и 3 производится двумя тактирующими имггульсали внутри такта,Шина 11 тактовых импульсов соединенас едиии шым входом знакового разряда регистра делителя 1, с первым входом схемы 50формирования цифр частного и с входом инвертора 6, выход которого подключен ко второму входу схемы формирования цифр частного с третьего по седьмой входы которой35подключены соответственно к единичномуи нулевому выходу знакового разряда регистра делителя 1, к нулевому выходу знакового разряда сумматора 4 и к единичному и нулевому выходу знакового разряда40основного регистра делимого 2, а выход -к входу первого разряда регистра 3 частного, при этом выходы разрядов регистраделителя 1 соединены с соответствующимипервыми входами сумматора 4, вторые45входы которых в каждом разряде подключены соответственно к выходам основногорегистра 2 делимого и к первым входамсхем "И" 7, вторые входы которых соединены с шиной 11 тактовых импульсов.50Первые входы первой дополнительнойгруипы 8 схем "И соединены с соответствующими выходами разрядов сумматора4, вторые входы - с нулевым выходом егознак свого разряда, третьи входы - с первыми входами второй дополнительной группы 9 схем фИ" и с выходом иивертора 6,а выходу - с соответствующими первымивходами схем "ИЛИф 10, выходы которыхсвязаны соответственно с входами вспомо 1 гательного регистра делимого 2, вторыевходы которой дополнительной группы схем"И" - с единичным выходом знаковогоразряда сумматора 4, третьи входы - ссоответствующими первыми входами схем"И" 7, выходы которых подключены соответственно ко вторым входам схем фИЛИф10, третьи входы которых соединены ссоответствующими выходами второй дополнительной группы 9 схем И".Схемы фИ-ИЛИ" совмещаются с входными логиками триггеров вспомогательныхрегистров 2 и 3.Прямое и обратное значения знаковогоразряда сумматора 4 формируются одновременно,Работа устройства происходит следующим образом,При делении двух чисел, заданных прямым кодом, код делимого направляется нарегистр 2 в прямом коде, а код делителя- на регистр 1 в дополнительном коде,так как в сумматоре 4 производится только вычитание делимого остатка) и делителя.По сигналу первого такта по шине 11 определяется знак частного. При совпадении знаков делимого и делителя (00 или 11) в младший разряд регистра частного3 записывается "1". В конце первого такта в регистре 2 производится сдвиг делимого на один разряд влево, а в знаковый разряд регистра делителя 1 записывается А 1 РТаким образом, деление двух чисел с произвольным сочетанием знаков сводится к делению двух положительных чисел.В начале второго такта содержимое регистров 2 и 3 из вспомогательного регистра параллельно записывается в основнойрегистр.В конце второго такта анализируетсязнак кода остатка на выходе сумматора 4,Если в знаковом разряде сумматора 4оказывается фОф, то в младший разрядрегистра 3 частного записывается "1" акод остатка с сумматора 4 по цепям сдвига на один разряд влево записывается нарегистр 2. Если в знаковом разряде сумматора 4 оказывается "1", то в младшийразряд регистра 3 частного записи не производится и в нем сохраняется нуль, а врегистре 2 производится сдвиг содержимого на один разряд влево восстановлениеостатка). В регистре частное передается изосновного регистра на вспомогательныйсо сдвигом на один разряд. влево,1 юВ начале следующего такта на регистре2 находится код остатка, сдвинутый на ; один разряд влево. Работа устройства для, деления чисел происходит аналогично предыдущему такту, 6Предмет изобретенияУстройство для деления чисел с восста новлением остатка, содержащее регистр де лителя, основной и вспомогательный регистры делимого и частного, сумматор, схему формиржания цифр частного и инвертор, причем шина тактовых импульсов устройства соединена с единичным входом знако вого разряда регистра делителя, с первым входом схемы формирования цифр частного и с входом инвертора, выход которого подключен к второму входу схемы формирова ния цифр частного, входы которой с третье го по седьмой подключены соответственно, к единичному и нулевому выходам знакового разряда регистра делителя, к нулевому выходу знаковоголразряда сумматора и к единичному и нулевому выходам знаковогоразряда основного регистра делимого, а выход - ко входу первого разряда регистра частного, при этом выходы разрядов регистра делителя соединены с соответствую 30 шими первыми входами сумматора, вторыевходы которого в каждом разряде подключены соответственно к выходам основногорегистра делимого и к первым входам схемфИф, вторые входы которых соединены сшиной тактовых импульсов устройства,еотличающееся тем, что,сцелью увеиичения быстродействия, в составустройства введены первая и вторая дополнительные группы схем Иф, причем первыевходы первой дополнительной группы соединены с соответствующими выходами разрядов сумматора, вторые .входы - с нулевымвыходом его знакового разряда, третьивходы - с первыми входами второй дополнительной группы схем "И" и с выходоминвертора, а выходы - с соответствующими первыми входами схем "ИЛИ", выходыкоторых связаны соответственно со входами вспомогательного регистра делимого,вторые входы второй дополнительной группысхем "И" - с единичным выходом знак.вого разряда сумматора, третьи выходы -с соответствующими первыми входами схемИ", выходи которых подключены соответственно ко вторым входам схем "ИЛИ",третьи входы которых соединены с соответствующими выходами второй допогпш-,тельной группы схем фИ",485447 ктор Е.1 овчар и раж 67 одпмсное дарственного колнтета Совета М о делач изобретений и открыти Москва, 13035, Раушская иаб 4истров ССС редприятие 11 атент, Москва, Г.59, Бережковская наб казЦН 14 ИГ СоставительТехред Т,11.Милославскаямилко Корректор Л,Дзесо