Множительное устройство последовательного действия

ОП ИСАНИЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистицеских Ресаублик) 1907931/1824 рисоедннением заявкиосударственный комитетСовета Министров СССРво делам изооретенийн открытий(45) Дата опубликования описания и Б. П,нейчук, В нскии ара дена Ленина политехнический институт Великой Октябрьской социалистической(71) Заявит Киевский Волю ции м, 50-ле ТЕЛЬНОЕ УСТРОЙСТВО ПОСЛЕДОВАТЕЛЬНОГО ДЕЙСТВИЯ(54) М ласти вь Изобретение относится к обчислительной техники и может быть применено в цифровых вычислительных машинах последовательного действия,Известны множительные устройства последовательного действия, содержащие блок управления, выход которого соединен суправляющими входами сумматора и регистра произведения, вход которого подключен к выходу сумматора, первые информационные входы которого соединены соответственно с информационными выходами регистра множимого, а вторые информационные входы - соответственно с информационными выходами регистра множителя, информационный вход которого подключен к выходу первой схемы И, первый вход которой связан с выходом схемы НЕ, вход которой соединен с первым входом устройства, второй вход которого подключен к первому входу второй схемы И, выход которой подключен к информационному входу регистра множи 20 и мого,ое устройство отличается от что, с целью увеличения 25 Предлагаеизвестных те 72) Авторы изобретения В, И, Жабин,быстродействия, оно содержит сдвиговыйрегистр, вход которого соединен с выходом блока управления, а выходы всех разрядов - с соответствующими входами первого и второго коммутаторов, выходы которых подключены соответственно к информационным входам регистров множимого имножителя,. а управляющие входы - соответственно к выходам первой и второй дополнительных схем И, первые входы которых соединены соответственно с первымвходом устройства и с выходом дополнительной схемы НЕвход которой связансо вторым входом устройства, причем вторые входы первой схемы И и первой,дополнительной схемы И соединены:с первымдополнительным выходом блока управления,второй дополнительный выход которого соединен со вторым входом второй схемы И,второй дополнительной схемы И,На чертеже приведена структурная схема предлагаемого устройства,Устройство содержит первый коммутатор 1, регистр множимого 2, второй коммутатор 3, регистр множителя 4, сдвиго,Множительное устройство последовательного действия, содержащее блок управленич.20 выход которого соединен с управляющимивходами сумматора и регистра произведения, вход которого подключен к выходусумматора, первые информационные входыкоторого соединены соответственно с ин формационными выходами регистра множимого, а вторые информационные входы -соответственно с информационными выхо;дами регистра множителя, информационныйвход которого подключен к выходу первойЗ 0 схемы И, первый вход которой связан свыходом схемы НЕ, вход которой соединенс первым входом устройства, второй входкоторого подключен к первому входу второй схемы И, выход которой подключен к З 5 информационному входу регистра множимого,отличающееся темчтс,сцелью увеличения быстродействия, оно содержит сдвиговый регистр, вход которогосоединен с выходом блока управления, а 400 выходы всех разрядов - с соответствующими входами первого и второго коммутаторов, выходы которых подключены соответственно к информационным входам регистров множимого и множителя, а управф 5 ляющие входы - соответственно к выходампервой и второй дополнительных схем И,первые входы которых соединены соответственно с первым входом устройства и свыходом дополнительной схемы НЕ, вход И. которой связан со вторым входом устройства, причем вторые входы первой схемыИ и первой дополнительной схемы И соединены с первым дополнительным выходомблока управления, второй дополнительныйвыход которого соединен со вторым входом второй схемы И и второй дополнительной схемы И. вой регистр 5, сумматор 6, имеющий цепь цйклического переноса, регистр произведе,ния 7, первую схему И 8, первую дополнительную схему И 9, вторую схему И 10, вторую дополнительную схему И 11, схему НЕ 12, дополнительную схему НЕ 13 и блок управления 14, Регистр множимого 2, сдвиговМй регистр 5 и регистр произведения 7 имеют по П, двоичных разрядов, а сумматор 6 и регистр множителя 4 имеют по й+ 1 двоичных разрядов.Устройство работает следующим образом В исходном состоянии во всех разрядах регистра множимого 2 и регистра множителя 4 записаны единицы, в сдвиговомрегистре 5 записана единица в крайнем правом разряде, а сумматор 6 и регистр произведения 7 установлены в нулевое состояние, К началу-юго цикла вычисления (= 1, 2, , 3 Ъ ) на первый и второй входы устройства поступают очередныес -тые разряды соответственно множимого и множителя, а в сдвиговом регистре 5 записана единица в-том разряде Каждый цикл вычисления состоит из трех тактов. В первом такте. сигнал блока управления 14 поступает на вход первой схемы И Я и на вход первой дополнительной схемы И 9. При этом очередная цифра-%ого разряда множимого через первую дополнительную схелу И 9 и первый коммутатор 1 записывается в-тый разряд регистра множимого 2 и, кроме того, через схему НЕ 12 и первую схему И 8 управляет выдачей кода регистра множителя 4. Если значение очередной цифры множимого равно нулю, то происходит суммирование кодов сумматора 6 и регистра множителя 4. Во втором такте блок. гуправления 14 выдает сигнал на вход второй схемы И 10 и на вход второй дополнительной схемы И 11, в результате чегоРцифра Ь -того разряда множителя записывается обратным кодом в -тый разряд регистра множителя 4 через дополнитель- .ную схему НЕ 13, вторую дополнительную схему И 11 и второй коммутатор 3, В этом же такте очередной разряд множителя через вторую схему И 10 управляет выдачей кода регистра множимого 2 в ,сумматор 6, Суммирование кодов сумма,тора 6 и регистра множимого 2 осуществляется в том случае, когда значение цифры множителя равно единице, В третьем ,такте по сигналу блока управления 14, по- ступающему на управляющие входы сумматора 6 и регистра произведения 7, а также на вход сдвигового регистра 5, производится левый сдвиг на один двоичный разряд содержимого сдвигового регистра 5 и сдвиг вправо на один двоичный раз ряд содержимого сумматора 6 и регистрапроизведения 7, При сдвиге очередной раз ряд кода произведения переписывается из сумматора 6 в регистр произведения 7.На этом заканчивается очередной цикл вычисления, После выполнения й циклов вычисления результат находится в регистре произведения 7 и в и младших разрядах сумматора 6. 15 Предмет изобретенияЛ.Дзесо О. Стенинадактор одписное иннстрог СС приятие Патент, Москва, Г.59, Бережковская наб. Заказ с 2 ф-Изд. М 36 ЦНИИ 11 И Государственного к по делам нэобр Москва, 113035, Тираж митета Совет а еннй и открыт Раушская наб