Устройство для умножения чисел в дополнительном коде

а.т с 1мтыы и ГОп ИСАНИИЗОБРЕТЕ Н ИК АВТОРСКОМУ СВИДЕТЕЛЬСТ и) 4 оюа Советских циалистических Ресаблик.Ч. Кл. 60617 5,10.73 (21) 1964032/18-24 2) Заявлено присоединением заяв Гасударственные комкте Совета Министров ССС 23) Приорпте Опубликованооо делам нзобретенн ткрытн Дата опубликования описания 17.08.76 72) Авторы изобретени(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ В ДОПОЛНИТЕЛЪНОМ КОДЕ 1ИСЕЛ ряда регистрго разрядадешифраторарядов сумма5 к первым вхгторые входьленпя устроответственнорядов регпст1 И На черте ства.Устройство умножения состоит пз п-разрядного регистра множнмого 1, и-разрядного :умматора 2, лопол 1 штельного (и + 1)-го раз ряда сумматора 3, первой группы схем Ипрямой передачи содержимого регистра мно:кимого в сумматор 4, - 4, второй группы схем И передачи содержимого регистра множимого в сумматор со сдвигом вправо на 20 олин разряд б - б (и + 1) -разрядногорегистра множителя б, схемы И передачи содержимого гг-го разряда сумматора в первын разряд регистра множителя 7, схемы 11 передачи содержимого (и + 1)-го разряда сум матора во второй разряд регистра множителя 8, дешифратора 9, и шпн управле 1 ппя 10 -И.Устройство умножения работает следующим образом.В каждом цшслс умножения на дешпфраИзооретение относится к ооластп вычислительной техники и может быть использовано при построении вычислительных машин.Известны устройства для умножения чисел в дополнительном коде солержащие (и+1)- разрядный регистр множителя, выходы (и - 1)- го, и-го и (п+1)-го разрядов которого соединены со входами дешифратора, первый выход которого соединен с первыми входами первой группы схем И, вторые входы которых соединены соответствепно с выходами п-разрядного регистра множимого, а выхолы - с соответствующими первыми входами п-разрядного сумматора, второй выход - с первыми вхолами второй группы схем И, вторые входы которых соединены соответственно с выходами ггразрядного регистра множимогокроме и-го разряда, а выходы - с соответствующими вторыми входами п-разрядного сумматора, третьи входы которого подключены к третьему выходу дешифратора.Цель изобретения - увеличение точности произведения до 2 п разрядов.,Поставленная цель достигается введением в предложенное устройство дополнительного (и+1)-го разряда сумматора, первый вход которого соединен с выходом соответствующей схемы И из второй группы схем, первый вход которой подключен ко второму выходу дешифратора, а второй - к выходу и-го раза множпмого, второй вход (и+1)- сумматора - к третьему выходу , а выходы (гг+1)-го п и-го разтора подкспочепы соответственно одам третьей группы схем И, г которых связаны с шиной управгства, а выходы подплючеы соко входам второго и первого разра множителя,же приведена блок-схема устройторе 9 производится анализ (а - 1), гг, (а+1)- го разрядов регистра множителя б для определения действий над содержмым регистра множимого 1 и сумматором 2, 3.,При состояни 011 или 100 (а - 1), и, 5 (п + 1) -го разрядов регистра 6 содержимое регистра 1 передается в сумматор 2 без сдвига через первую группу схем И 4 - 4. При состоягии 001 или 010 или 101 или 110 (а - 1), и, (а + 1)-го разрядов регистра 6 со- е держимое регистра 1 передается в сумматор 2 и 3 со сдвигом вправо на один разряд через вторую группу схем И 5 - 5+.При состоянии 001 или 010, или 011 (и - 1), и, 15 (п + 1) -го разрядов регистра б содержимос репистра 1 складывается с содержимым сумматора 2 и д, а при состоянии 100 или 101, или 1 О выше указанньх трех разрядов регистра б,из содержимого сумматора 2 и 3 вы читается содержимое регистра 1. После получения в сумматоре 2, 3 (и+1) -разрядного результата в регистре б в сумматоре 2, 3 производится сдвиг содержимого на два разряда вправо. В освобождающиеся первый н второй разряды регистра б через схемы И 7 и 8 но сигналу шины 10 записывается гг и (а + 1)-й разряды произведения, после чего производится сдвиг содержимого сумматора 2, З.на два разряда вправо.30В последующих циклах с вобождающиеся разряды ре,"истра б заполняются двумя разрядами младшей части частного произведения, образующимися в и и (и +1) -ом разрядах сумматора 2, Л. После выполнения и/2 циклов (а - число разядов хножителя) старшая часть произведения ( : - и разряды) находится в сумматоре 2, а младшая часть (а+ 1 - :- 2 а) - в регистре б.формула изобретенияУстройство для умножения чисел в дополнительном,коде, содержащее (а + 1) -разрядныи репистр множителя, выходы (п - 1) -го, а-го,и (п+ 1)-го разрядов которого соединены со входами дешифратора, первый выход которого соединен с первыми входами первой группы схем И, вторые входы которых соединены соответственно с выходами а-разрядного регистра множимого, а выходы - с соответствующими первыми входами а-разрядного сумматора, второй выход - с первыми входами второй группы схем И, вторые входы которых соединены соответственно с выходами а-.разрядного регистра множимого, кроме а-го разряда, а выходы - с соответствующими вторыии входами а-разрядного сумматора, третьи входы которого подключены к третьему выходу дешифратора, о т л и ч а ющ е е с я тем, что, с целью увеличения точности, оно содержит (п+ 1)-й разряд сумматора, первый вход которого соединен с выходом соответствующей схемы И из второй группы схем, первый вход которой подключен ко второму выходу дешифратора, второй вход - к выходу а-го разряда регистра множимого, второй вход гг + 1-;о сумматора - к третьему выходу дешифратора, а выходы (п )-го и и-го разрядов сумматора подключены соответственно к гервым входам третьей группы схем И, вторые входы которых связаны с шиной управления устройства, а вьходи подключены соответственно ко входам второго и первого разрядов регистра множизеля.487386 Ь+т Составитель Ю. Нестеренко Техред Т, Миронова Корректор В. Гутман Редактор Л. Утехина Тнп. Харьк. фил. пред. Патент Заказ 706/906 Изд.79 Тираж 679 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5