Устройство для вычисления коэффициентов многочлена

; Ямфу3 ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУр 4507 Союз Советских Сациалистицесюа Республик(51) М б 06173 митет по дела аобретениЛ н открытийори Совете МинистровСССР 3) УДК 681,3(088.8) Авторыизобретения мофалов, В, П, Тарасенко, А, К. ТесленкоБ, П. Хижинский Корнейчук, К. Г,(71) Заявител ий институтической революции Киевский ордена Ленина политехниче50-летия Великой Октябрьской социалис 54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КОЭффИЦИЕНТО МНОГОЧЛ ЕНА1Изобретение относится к области вычислительной техники и может быть использовано при построении цифровых вычислительных машин (ЦВМ) на основе больших интегральных схем,Известно арифметическое устройство, содержащее блок управления, сумматор, регистры операнд и результата.Недостатком известных устройств является то, что для вычисления коэффициентов много- члена, равного произведению многочлена л УЛ; УтХт на многочлен, У;Я, необходимо не г:тменее т п раз выполнить команду сложения и (и+1) (т+1) раз команду умножения, для чего потребуется пг тг(т+,1) (гг+1) раз обратиться к запоминающему устройству, что приводит к значительным затратам времени, необходимого для вычислений.С целью сокращения времени вычисления, в устройство введены блок сдвига, логические схемы И, первые входы которых соединены с выходами младших разрядов регистров коэффициентов первого многочлена, а вторые. входы - с выходами блока управления и управляющими входами блока сдвига коэффициентов второго многочлена; выходы схем И подключены к входам логической схемы ИЛИ, выход которой соединен с входами разрешения выдачи регистров коэффициентов второго многочлена, выходы которых соединены с разрядными входами блока сдвига коэффициентов второго многочлена, выходы которого подключены ко вторым входам сум маторов.На чертеже представлена блок-схема устройства, где: 1 - регистры коэффициентов первого многочлена; 2 - регистры коэффициентов второго многочлена; 3 - регистры ко эффициентов результата; 4 - сумматоры; 5 -регистр сдвига; 6 - блок управления; 7 - логические схемы И; 8 - логическая схема ИЛИ.В регистры 1 заносятся коэффициенты пер вого многочлена У;, в регистры 2 - коэффициенты второго многочлена. Количество регистров 3 коэффициентов результата и количество сумматоров 4 равно гг+т+1. Каждый из сумматоров 4 образует с соответствующим 20 регистром 3 накопительный сумматор.Работу устройства рассмотрим на следующем примере.Пусть необходимо вычислить значение коэффициентов многочлена, равного произведе нию (Зха+2 х+4) (х+Зх+5) . Следовательно,Уо=4, У 1=2, У=3, Ус=5, 11=3, 12=1.При этом операнды Уо, У 1 и У, перед началом вычислений записываются в регистры 1, операнды У 1 и У 2 - в регистры 2. Реги стры 3, количество которых в данном случае450171 0000 000 000 ООО 000 ооо ООО 000 Рег, У ооо 100 000 000 000 ООО 000 000 000 Рег. У,000 000 ооо 010 ООО 000 01 101 001 Рег. 1,011 001 011 10 000 000 0001 0000 0011 0101 0000 в 1 000 ООО 000 Рег, Уо 010 0000 00110101 0001 0000 оп 101 001 Рег, У,00,1 0101 1011 1010 0000 0001 101 011 001 Рег. У,001 1010 1011 10101 0000 0011 01011 10101 ООООО 01010 0001 011 10 001 Рег, У 001 10100 10110 01011 11001 0001 000 000 000 Рег, У,000 10100 01011 11001 10110 00011 ооо 000 000 Рег. У,01011 1100 00011 000 10100 1011 001011 011001 010100 010110 000011 Результат 3равно 5, устанавливаются в нулевое состояние. С началом работы устройства блок управления 6 вырабатывает сигнал, открывающий логическую схему сИ 7, соединенную с младшим разрядом регистра 1 операнда У, и,воздействуя на регистр сдвига, подклочает выходы регистров 2 к трем крайним справа сумматорам, При этом значение младшего разряда регистра операнда У, управляет вы дачей операндов Ус, Уь Ь из регистров 2.Заказ 10445 Изд.1120 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и огкрытий Москва, )К, Раушская наб., д, 4/5Типография, пр. Сапчнова, 2 Для укаэанных выше значений У; и Р, процесс вычисления иллюстрируется следующей таблицей, где: А - состояние регистров коэффициентов результата; В - коды, подаваемые на сумматоры.Затем блок управления 6 вырабатывает следующий сигнал, открывающий логическую схему И 7, соединенную с младшим разрядом регистра 1 операнда У и, воздействуя на регистр сдвига, подключает выходы регистров 2 со сдвигом на один сумматор влево к последующим трем сумматорам. При этом выдачей операндов к кь Р управляет значенис младшего разряда регистра 1 операнда Уь Далее сигнал с блока управления 6 поступает на схему И 7, соединенную с младшим разрядом регистра 1 операнда Ъ и на следующий управляющий вход регистра сдвига. В результате этого значение младшего разряда регистра 1 операнда У управляет выдачей операндов Ро, Ъьсдвинутых на выходе регистра сдвига по отношению к предыдущему состоянию еще на один сумматор влево. Затем сигнал с блока управления 6 поступает на сдвигающие входы регистров 1 и 3, сдвигая их содержимое на один разряд вправо,Описанный цикл вычислений будет повторяться до тех пор, пока число циклов не станет равным числу разрядов регистров 1. В результате выполнения всех циклов вычислений в регистрах 3 будут сформированы коэффициопты многочлепа, равного произведению двухисходных многочленов. Предмет изобретенияУстройство для вычисления коэффициентовмногочлена, содержащее блок управления, выход которого подключен к сдвигающим входам регистров коэффициентов первого многочлепа и регистров коэффициентов результата, 10 сумматоры, выходы которых соединены совходами соответствующих регистров коэффициентов результата, выходы которых подключены к первым входам соответствующих сумматоров, и регистры коэффициентов второго 15 многочлена, о тл и ч а ю щ е е с я тем, что, с целью сокращения времени вычисления, устройство содержит блок сдвига коэффициентов второго многочлена, логические схемы И, первые входы которых соединены с выходами 20 младших разрядов регистров коэффициентовпервого многочлена, а вторые входы - с выходами блока управления и управляющими входами блока сдвига коэффициентов второго многочлена, выходы схем И подключены к 25 входам логической схемы ИЛ 1 Л, выход которой соединен с входами разрешения выдачи регистров коэффициентов второго много- члена, выходы которых соединены с разрядными входами блока сдвига коэффициентов 30 второго многочлена, выходы которого подключены ко вторым входам сумматоров.