Устройство для быстрого преобразования уолша в реальном масштабе времени

гн8 1-- 1 1-1 1-1 1 На фиг.1 предсчетно-нечетного прео2" = 8; на фиг,2 - фустройства; на фиг.3низации. влен граф б разования Уонкциональна схема блока трого ша для схеманхроГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССР М 744555, кл. 6 06 Р 15/332, 1980.Авторское свидетельство СССР В 1619282, кл. 6 06 Р 15/332, 1987. (54) УСТРОЙСТВО ДЛЯ БЫСТРОГО ПРЕОБРАЗОВАНИЯ.УОЛША В РЕАЛЬНОМ МАСШТАБЕ ВРЕМЕНИ(57) Изобретение относитсячислительной техники и може Изобретение относится к вычислительной технике и может быть использовано дляцифровой. обработки четных и нечетных по. следовательностей, выделения четных и нечетных сигналов на основе дискретногочетно-нечетного преобразования Уолша,.для цифровой фильтрации, сжатия инфор-,мации, для цифрового спектрально-корреляционного анализа случайных процессови т.д,Цель изобретения - расширение функциональных возможностей устройства засчет вычисления преобразования УолшаКачмажа и четно-нечетного преобразованияУолша-Качмажа,Для обработки четных и нечетных последовательностей используется четно-нечетное преобразование Уолша, покоэффициентам которого определяют четные и нечетные последовательности, Матз овано для цифровой обработки, четных инечетных последовательностей, выделения четных и нечетных сигналов на основе дискретного четно-нечетного преобразования Уолша, для цифровой фильтрации, сжатия информации, для цифрового спектрально- корреляционного анализа случайных процессов. Цель изобретения - расширение функциональных возможностей за счет вы. числения преобразования Уолша-Качмажа и четно-нечетного преобразования УолшаКачмажа, Поставленная цель достигается эа счет того, что в состав устройства входят регистры 1.1-1 (2" - размер преобразованияя), сумматоры-вычитатели 2.1-2 и,ком-, мутаторы 3.1-3,п, коммутатор 4, регистр сдвига 5,.коммутатор 6 и блок синхрониза- Б ции 7. 3 ил. рица четнно-нечетного преобразования Уолша М/2 в верхней половине представляет четные са(Ц) функции Уолша, расположенные в порядке увеличения частности, а в нижней половине - нечетные за(к, функциц в порядке уменьшения частности, Матрица В/2.для и = 3 имеет вид;Устройство содержит и регистров 1.1- 1,п, и сумматоров-вычитателей 2,1-2,п, и коммутаторов ЗЛ-З,п, коммутатор 4, регистр сдвига 5, коммутатор 6 и блок синхронизации 7, информационный вход 8, тактовый вход 9, выход 10 преобразования Уолша, выход 11 преобразования Уолша-Качмажа и частной составляющей четно-нечетного преобразования, Уолша-Качмажа и выход 12 нечетной составляющей четно-нечетного преобразования Уолша-Качмажа.Блок синхронизации (фиг.З) содержитсчетчики 13 и 14, элементы НЕ 15-18 и элементы И 19-24, элементы НЕ 25 - 27, элемент И 28, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ29, элементы И 30-32 и элэмент ИЛИ 33. Элементы 1,2;3 входят в состав каждого вычислительного модуля 34, а последний модуль содержит дополнительно элементы4;-6.Устройство работает следующим образом. Входная последовательностьх(1),х(2)х(2"), представЛяющая собой отсчеты дискретного сигнала, с частотой 5 10 20 тактовых импульсов поступает на информа ционный вход регистра.1.1, который управляется тактовым сигналом с выходы "1"блока 7, где задерживается на один такт (врегистре 1.1 хранится один отсчет), и навычитающий вход сумматора-вычитателя 302.1, Срабатывание сумматора-вычитателя2.1 управляется сигналом с выхода 2 п+3 блока 7 и синхронизируется в каждом четном такте, На выход коммутатора 31 в течение каждого такта, начиная со второго, 35выводится сначала сумма, а затем разность, сформированные на выходах сумматора-вычитателя 21 в первом каскаде; х(1) + х(2), х(1)" х(2) х(2" -. 1) + х(2"), х(2" - 1)- - х(2") и т.д.В 1-м ( = 2 п -1) каскаде преобразования последовательность промежуточныхданных, получаемых с выхода коммутатора 3.1-1 предыдущего (1-1)-го каскада, поступает на информационный вход регистра 1, и 45 на ьычитающий вхор,сумматора-вычитателя 2, с частотой, в 2 . раз большей частоты следования отсчетов входного сигнала, В-1регистре 1. данные задерживаются на 2 тактов. Срабатывание сумматора-вычита теля 2 Л 1-го каскада синхронизируется сигналом с выхода блока 7, На выходкоммутатора 3. в течение каждого такта работы регистра 1 Л в нечетных тактах.вы-. водятся результаты; сумма, а затем разность, а в четных тактах выводитсяразность, а затем сумма, сформированные в соответствии с графом преобразования(фиг.1) на выходах сумматора-вычитателя2 Л в 1-м каскаде: хО)+ хД+ 2 ), хф) - хф+ 2 ),) = 1,3,5х 1( - х(1+ 2 ), хЦ)+ х 1 Ц + 2 ), ) = 2,4,6,.В и-м каскаде преобразования данные с выхода коммутатора,З,п(и)-го каскада поступают на информационный вход регистра 1 и и на вычитающий вход сумматора-вычитателя 2,п с частотой, в 2" раз большей частоты следования отсчетоввходного сигнала. В регистре 1,п данные задерживаются на 2 тактов, В течение каждого такта работы регистра 1.п в нечетные такты. через коммутатор З.п на выход (и+2)-го коммутатора 6 выводятся суммы, а в нечетные такты - разности, представляющие собой коэффициенты х( преобразования при четных са функциях уолша; При этом все 2 коэффициентов х преобразования выводятся до прихода (2"+1)-го отсчета входного сигнала. Одновременно с этим в нечетные такты через (и+1)-й коммутатор 4 в регистр сдвига 5 заносятся разности, а в четные такты - суммь 1, которые представляют собой коэффициенты хЦ) преобразования.при нечетных за функциях Уолша, После прихода (2" +1)-го тактового сигнала происходит по сигналу управления сдвигом считывание в обратном порядке коэффициентов хД) преобразования с регистра сдвига 5, которые выводятся на выход (п+2)-го коммутатора 6 с частотой, в 2" раз большей частоты следования отсчетов входного сигнала. Последний коэффициент х( преобразования выводится на выход (и+2)-го коммутатора 6 до прихода (2 "+2)-го отсчета входного сигнала.В устройстве на интервале дискретизации получаются все коэффициенты преоб-. разования от 2" отсчетов входного сигнала, что обеспечивает его работы в реальном масштабе времени,Блок управления 7 работает следующим образом. С приходом импульсов, поступающих на счетный вход 9 первого счетчика 13,на выходе и-го (старшего) разряда этого счетчика формируется инверсный сигнал управления, который проходит через и-й элемент НЕ 18, а также поступает на счетный вход второго счетчика 14. Сигналы с выходов с первого (младшего) по и-й разрядов первогО счетчика 13 через элементы НЕ 15-18 и сигналы с выходов с первогопо п-й (старший) разрядов второго счетчика 14 поступают на соответствующие входы элементов И 19-24 и через элементы НЕ 25 - 27 поступают на входы элемента И 28, При этом на выходе первого разряда второго счетчика 14 формируется сигнал управления 2 п+3, а на выходах элементов И 19-21 и первого элемента ИСКЛЮЧАЮЩИЕ ИЛИ 29 формируются соответствующие сигналы управления, Сигналы управления (2 п) -(2 п+2) формируются на выходах соответствующих элементов И 24,30-32,Формула изобретения Устройство для быстрого преобразования Уолша в реальном масштабе времени, содержащее блок синхронизации, и (2" - размер преобразования) вычислительных модулей, первый и второй коммутаторы и регистр сдвига, йричем выход 1-го ( = 1,п) вычислительного модула подключен к информационному входу (1+1)-го вычислительного модуля, второй и третий выходы и-го вычислительного модуля подключены соответственно к первому и второму информационным входам первого коммутатора, выход которого подключен к информационному входу регистра сдвига, выход которого подключен в первому информационному входу второго коммутатора, выход которого является выходом преобразования Уолша устройства, информационным входом которого является информационный вход первого вычислительного модуля, при этом )-1 и О+и)-й= 1,п) выходы блока синхронизации подключены соответственно к первому и второму входам синхронизации )-го вычислительного модуля, 2 п-й выход блока синхронизации подключен к управляющему входу первого коммутатора, управляющий вход второго коммутатора соединен с входом управления сдвигом сдвигового регистра и подключен к (2 п+1)- му выходу блока синхронизации, (2 п+2)-й выход которого подключен к тактовому входу сдвигового регистра, при этом)-й вычислительный модуль содержит коммутатор,сумматор-вычитатель и регистр, выход которого подключен к информационному входу сумматора-вычитателя, выходы суммы и разности которого подключены соот 5 ветственно к первому и второму входам коммутатора, выход которого является выходом вычислительного модуля, информационным входом которого являются свединенные между собой второй инфор 10 мационный вход сумматора-вычитателя и информационнный вход регистра, тактовый вход которого является первым тактовым входом вычислительного модуля, вторым тактовым входом которого является15 управляющий вход коммутатора, а в и-м вычислительном модуле выходы суммы и раз ности сумматора-вычитателя являются соответственно вторым и третьим выходами и-го вычислительного модуля, о т л и ч а ю 20 щ е е с я тем,.что, с целью расширения функциональных возможностей за счет вычисления преобразования Уолша-Качмажа и четно-нечетного преобразователя Уолша-Качмажа, выход и-го вычислительного25 модуля подключен к второму информационйомувходувторого коммутатора и является выходом преобразования УолшаКачмажа и четной составляющей четно-нечетного преобразования Уолша-Качмажа ус 30 тройства, выходом нечетной составляющей четно-нечетного преобразования УолшаКачмажа которого является выход первого коммутатора, (2 п+2+-й выход блока синхронизации подключен к третьему тактово 35 му входу )-го вычислительного модуля, причем вход синхронизации сумматора-вычитателя )-го вычислительного модуля является третьим тактовым входом )-го вычислительиого модуля,едактор Т. Орловская орректор М. Демчик д ул Гагарина 101 енно-издательский комбинат "Патент", г. Уж П Заказ 428 Тираж ,Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-ЗБ, Раушская наб., 4 Ю