G05B 19/414 — структура управляющей системы, например совместно используемый контроллер или мультипроцессорные системы, интерфейс к регулятору, программируемый интерфейсный контроллер

Номер патента: 448435

Опубликовано: 30.10.1974

Авторы: Оверко, Соборников, Яник

МПК: G05B 19/18, G05B 19/414

Метки: многокоординатная, программного, числового

...25 вырабатывает сигнал, воздействующий на регистры 29, 32 и 30, устанавливающий их в начальное состояние, Одновременно появляется сигнал, воздействующий на коммутатор 26, о продолжении опроса регистра 24, определяющего следующий алгоритм. Содержание выбранного алгоритма через шифратор адреса вызывается из оперативного запоминающего устройства арифметико-логического узла в регистр 29, а затем по содержанию из полупостоянного запоминающего устройства в регистр 30 номер очередного группового оператора, а в регистр 32 - время его выполнения.При выполнении технологических команд узел приоритета начинает функционировать после их окончания. Сигналы о выполнении технологических команд поступают от станка на узел контроля выполненных...

Номер патента: 642679

Опубликовано: 15.01.1979

Авторы: Власова, Крючков, Левин, Лиманец, Ратмиров, Сенин

МПК: G05B 19/414

Метки: программного, станком, числового, шлифовальным

...Н.Каменская Заказ 7757/44 Тираж ЮИ Подписное ЦНИИПИ Государственного комитета СССР по делам изобретений и открытиЯ 113035, Москва, Ж, Раушская наб д.4/5Филиал ППН Патент, г.ужгород, ул.Проектная, 4 программы, а в блок задания скорости3 заводится величина скорости подачи. В соответствии с этой величинойблок задания скорости 3 посылаетимпульсы нужной частоты на входыблока управления 4, обеспечивающего перемещение инструмента и вычислительного блока 2, где они увеличивают (уменьшают) величину текущей координаты. При совпадении величин заданнойи текущей координатработа прекращается. Функциональное изменение скорости происходит лишь при чистовой обработке, где величина скорости подачи должча уменьшаться пропорционально величине...

Номер патента: 647656

Опубликовано: 15.02.1979

Автор: Филиппов

МПК: G05B 19/18, G05B 19/414

Метки: объектом

...операции производятся в арифметико-логическом блоке 10 со следующими особенностями. Если данная операция является сложением или вычитанием, то информация от преобразователя 6 предварительно проходит через блок 9 анти- логарифмирования, после чего она поступает в блок 10 для суммирования. Если этот аргумент от преобразователя 6 используется в последующих вычислениях, он одновременно поступает в блок 11. Если для рассматриваемой операции сложения или вычитания аргументом является результат предшествующих вычислений, то последний остается в арифметико-логическом блоке 10 неизменным, а если он получен в виде целочисленного логарифма, то предварительно пропускается через блок 9 антилогарифмирования, Целочисленные величины от...

Номер патента: 748431

Опубликовано: 15.07.1980

Автор: Левашов

МПК: G05B 19/18, G05B 19/414, G05B 19/416 ...

Метки: многоканальное, программного

...4 ф После подачи сигнала Сброс из инсоединенные второй элемент ИЛИ, второй терпоеятора 1 каждый канал 2 устанавлитриггер и второй элемент И, выходкотороговается в исходное положение, при котором подключен к третьему входу счетчика пути обнуеяются счетчики 6, 7 пути разгона и разгона, а второй вход - к первому входу . торможения, регистр 8, триггеры 11 и 13 успервого элемента И и к выходу кеюча,под- танавливаются в нулевое состояние в ре 4соединенного первым входом к выходу уп- Э зуеьтате чего на выходах элементов 14 и 16 равляемого Генератора, второй вход первого устанавливается единичный потенциал. При элемента И соединен со вторым входом кеа- задании ускоренных перемещений интерпопана запрета ускоренной отработки и с вы-еятор 1...

Номер патента: 840808

Опубликовано: 23.06.1981

Авторы: Рознер, Срибнер, Шраго

МПК: G05B 19/18, G05B 19/414

Метки: ctahkom, дляуправления, микропрограммное

...приведенная втаблице,ЮПусть первое перемещение осущест,вляется по координате Х, а второе- :по координате . 2, на программируемые( ад ние названия коор- Одновременно единица с выхдинат для каждого перемещения), 33нно единица с выхода 15(задание базоподается на первый вход элементае азового направления перв" И 32 на втмещения) логического й,на второй вход которого подаетсяются единицы,устро стра зада- со входа 33, а с выхода элемента 32Выпол няет и иеДиница чеРез элемент ИЛИ 36 подаетсяполняется этап а цикла на на выхо 44в микропрограмме вд , что является командой1 разря е запидля р боты в отрицательном направлеаразряде записи ноль, что является нии перемещения.-ы шпиндель с в ащениемналогичным образом устройствовправо....

Номер патента: 947828

Опубликовано: 30.07.1982

Автор: Футерман

МПК: G05B 19/414

Метки: контроллер, программируемый

...контроллера за счет многократных сравнений результатов решения уравнений управления. ч Х 1 х 2 ХЪ Х 1.,+ ххтхз хи где хи - сигналы на входах элемента 5.Выходы входных блоков 1 соединены с входом процессора 2. Адресный А выход процессора соединен с адресными А входами всех входных 1, выходных 3 блоков и всех запоминающих устройств 4. Информационный Х выход процессора 2 соединен с информационным Х входом первого запоминающего устройства 4, а также с первым входом элемента 5.Управляющий Ч выход процессора соединен с управляющими входами Ч всех запоминающих устройств 4, а также с первым входом элемента И б, с вторым входом которого соединен выход элемента 5. Выход элемента И б подключен к управляющим входам Ч выходных блоков 3....

Номер патента: 1003025

Опубликовано: 07.03.1983

Авторы: Белов, Мальчик, Палк, Спектор, Файнштейн, Цыбульский

МПК: G05B 19/18, G05B 19/414

Метки: программно-временное

...имеет только один канал формирования заданного временно Ого интервала для всего диапазоназначений временных задержек. формирование заданных временных интервалов происходит последовательно одинза другим в зависимости от номера у1003025 объект управления и адрес ячейки вблоке 6 (в примере - восемь разрядов);поле 14, в котором содержитсякод требуемой величины выдержкивремени (в примере - восемь разрядов).Счетчик 3 команд представляетсобой двоичный счетчик, для приведенного примера должен быть восьмиразрядным, и может быть реализованна двух последовательно соединенныхинтегральных микросхемах К 155 ИЕ 5,Первый блок 4 памяти выполнен какперепрограммируемое постоянное запоминающее устройство, работающее только в режиме считывания...

Номер патента: 1211704

Опубликовано: 15.02.1986

Авторы: Клейзит, Штейнберг

МПК: G05B 19/414, G06F 17/00

Метки: влагозапасами, массиве, орошаемом, отдельных, почвы, состоящем, участков

...(синхронныйрежим) включают на полив первыйучасток, в момент С, когда влагозапасы первого участка достигаютверхней границы, а влагоэапасы второго участка нижней границы, поливпервого участка прекращают и включают полив.на втором участке. В мо.мент В,ц фиксируют начало дождя,полив прекращают, массив находитсяв состоянии А А , А. В результатевыпадания осадков все влагозапасыуравниваются (С С , С) и начинается естественньгй процесс эвапотранспирацин. По текущим измеренным ирасчетным значениям дш и И определяют параметры подсинхронного режима и в момент й включают полив навтором участке на время д . МоментС и времявыбирают так, чтобывлагозапасы второго участка достиглинижнего порогового значения тогда,когда влагозапасы первого участкабудут...

Номер патента: 1238032

Опубликовано: 15.06.1986

Авторы: Гольдин, Мальчик, Палк, Спектор, Файнштейн, Цыбульский

МПК: G05B 19/414

Метки: контроллер, программируемый

...ПК.Единичное значение сигнала "2этап" устанавливает "О" на выходеэлемента ИЛИ-НЕ 18, вследствие чего на выходе элемента ИЛИ 17 и на.управляющем входе блока 8 буферной памяти также устанавливается "О".Это означает, что для блока 8 устанавливается на втором этапе режим записи.Счетчик 2 адреса на втором этапепроизводит счет от О до 256, последовательно перебирая все ячейки блока 8 буферной памяти, Так как на управляющем входе блока 8 установлен режим записи информации, а на информационном входе зафиксировано нулевое состояние на всем протяжении второго этапа, во все ячейки памяти блока 8 будут записаны нули. Это означает полную очистку буферной памяти. Таким образом блок 8 будет подготовлен к приему новой информации на третьем...

Номер патента: 1238033

Опубликовано: 15.06.1986

Авторы: Огранович, Простаков, Раисов, Сухер, Тройников

МПК: G05B 19/414

Метки: интерполятор, цифровой

...67 подается "1", на входы В 1-В 4 50регистров сдвига - входной код (т.е,выходы 8, "Я сумматоров), на входыС, - сигнал записи. Во втором режиме на линию 67 подается "0", на входА регистра - последовательный код 55вводимого числа, на входы С - серияимпульсов сдвига, равная числу разрядов регистров сдвига. 033Работа счетчика 2 в составе интерполятора происходит следующим образом,При вводе исходных данных от блокапрограммы поступает сигнал "Знак коррекции", который по линии 16 устанавливает триггеры 63 и 64 в состояние,отвечающее заданному знаку. По входу15 от блока программы подается кодперемещения (ах+ду), а по выходу 14с выхода делителя 10 - код (ьх +К+Ау). На вход 67 подается "0", навход 66 - серия импульсов, следующихсинхронно с...

Номер патента: 1280570

Опубликовано: 30.12.1986

Авторы: Водянин, Мельников, Щербак

МПК: G05B 19/18, G05B 19/414

Метки: многоканальное, программно-временное

...мере изменения номера микротакта. Выходнойсигнал в канал 29; устройства (1,п) вьдается до обнуления соответствующего счетчика. После обнулениясчетчиков 8-8сигнал логическогонуля на выходе элемента ИЛИ 21 черезэлемент НЕ 24 и элемент И 15 разрешает считывание информации из блока 1памяти по адресу, код которого определяется содержимым счетчика 2. Вданном случае считывается информацияпо предьдущему адресу, и программавыдачи временной импульсной последовательности повторяется аналогичноописанному,Первый 5 и второй 6 коммутаторыосуществляют перестроение (фиг.2)кодов полей регистров 3 и 4. Такоеоперативное использование кодов одних полей с последующим их использованием для других каналов позволяетуменьшить объем блока 1 памяти и,следовательно,...

Номер патента: 1302242

Опубликовано: 07.04.1987

Авторы: Новожилов, Фурман

МПК: G05B 19/414

Метки: контроллер, логический, программируемый

...на единицу. Происходит адресация первого 3 и второго 4 блоков памяти на следующий шаг подпрограммы. Далее процесс 35 отработки строк (шагов) подпрограммы выполняется аналогично описанному.1В случае, если на каком-либо шаге подпрограммы произойдет выход из строя или поломка механизма или датчика (но не приводящие к аварийной ситуации), переход к следующей строке подпрограммы не происходит (так как не может сработать первая схема 2 сравнения), а на блок 1 индикации выдается информация, используемая для диагностирования неисправностей: номер строки подпрограммы, на которой произошел останов (с выхода первого счетчика 6 импульсов), о состояниях входов и выходов контроллера, а с первого выхода первой схемы сравнения в блок 1 индикации...

Номер патента: 1341619

Опубликовано: 30.09.1987

Авторы: Алферьев, Глинин, Кочкин, Павлов

МПК: G05B 19/18, G05B 19/414

Метки: программного

...на вход "+1" реверсивного счетчика 3(это автоматический режим работы припоследовательной, прямой отработкецикла); 1 О - сигнал Ч через вход Л,коммутатора 12 проходит на выход Хг 5и подается на вход -1 реверсивногосчетчика 3 (это автоматический режимработы при последовательной, обратнойотработке цикла); 11 - сигнал А, -Ачерез коммутаторы 9 и 10 подается навходы Р - Р счетчика 3 по командеЧ, проходящей через вход О коммутатора 11 на вход "С" блока 3 (это автоматический режим работы при параллельном вводе номера этапа (цикла). 15Вход 71 является стробирующим. Присигнале " 1" на этом входе работа коммутатора 9-14 блокируется.Коммутаторы 13 и 14 управляют входами С+1 -1 в зависимости от ин формации, записанной в блоке 4 памяти, например в...

Номер патента: 1361509

Опубликовано: 23.12.1987

Авторы: Караштин, Кострыкин, Мельников

МПК: G05B 19/18, G05B 19/414

Метки: многоканальное, программного, процессами, технологическими

...управления (фиг.4) поступает.на инверсные входы элемен-г тов И 16-20 и запрещает тем самым прохождение через них тактовых импульсов с выходов генератора 13 на формирование очередной импульсной последовательности. С началом выполнения программы открывается элемент И 22 и на вычитающие входы счетчиков 35.1-35.п блока И вьдачи поступают импульсы с генератора 13, которые изменяют состояние кодов соответствующих счетчиков по мере изменения номера микротакта, Выходной сигнал в канал устройства 26. ( = 1, п) выдается до обнуления соответствующего счетчика, После обнуления блока счетчиков 35,1-35.п сигнал логического нуля на выходе элемента ИЛИ 39 разрешает через элементы И 16-20 формирование очередной импульсной последовательности. Далее...

Номер патента: 1418653

Опубликовано: 23.08.1988

Авторы: Пугач, Тимонькин, Ткаченко, Тюрин, Улитенко, Харченко

МПК: G05B 19/414, G05B 19/418

Метки: микропроцессорная, программного, процессами, технологическими

...последовательностей тактовых импульсов 2,5, 2.6, формирования управляющих сигналов сброса 2.7 и готовности 2,8 по внешним сигналам микропроцессорной системы 2,3, 2.4 и для формирования Номер ножки микро 1схемы КР 580 Гф 24 Соответствие входов-выходов блока 1 и микросхемы КР 580 ИК 80 А может быть представлено табл. 1. 2.5 2.6 2.7. 2.8 2,9 данных по шине,3,1 данных к блокам памяти или из блоков памяти к внешним устройствам или из внешних уст.ройств в зависимости от управляющих сигналов Е 1 и Е 2, При отсутствии управляющих сигналов выходы шинных формирователей находятся в высокоимпе-. дансном состоянии, т,е. отключены от шины данных.Шинный формирователь 7 предназначен для увеличения нагрузочкой способности шины 3, данных и для...

Номер патента: 1439535

Опубликовано: 23.11.1988

Авторы: Мунтяну, Сперанский, Тимонькин, Ткаченко, Улитенко, Харченко

МПК: G05B 19/18, G05B 19/414

Метки: программного

...возможна одновременная проверка не более и логических ус" ловий, Проверка соответствия значений логических условий олидаемым осуществляется в блоке 3 сравнения группой элементов 2 И-ИЛИ 19. 1-19.п. Выходной сигнал .-го элемента 2 И-ИЛИ 19. 1-19.п группы Определяется Функциейу =х,х; +х;,х где х - первый (второй). выход1 Ю.-й пары Выходов 11",1-11,п группы блока 1 памяти;х, - значение х.-го логическо 1ГО УСЛОВИЯ.По Окончаьппо проверки логических условий на Выходе 18 блока 3 сравнения Формируется единичный сигнал, по" ступающий на вход одновйбратора 4 Поэтому сигналу одновибратор 4 формирует импульс, по заднему Фронту которого в регистр 2 адреса. заносится адрес очередной микроьоманды с ВторОГО информационноГО входа комму татора 7.Текуший...

Номер патента: 1442976

Опубликовано: 07.12.1988

Авторы: Куксов, Павлов, Федорчук, Фитькал

МПК: G05B 19/18, G05B 19/414

Метки: контроллер, программируемый

...чта эта микроинструкция описывает аперацееео прямого тестирования 1-га Входа блока 12. Результат опроса е.-го входа по ступает по управляющЕей линии 27 на третий вход элемента И-НЕ 11. Если на момент выполнения микроинструкции "Ввод 1" на е.-м входе присутствует входной сигнал (т.е. состояние те стируемога входа совпадает с состоянием, запрашиваемым инструкцией"Ввод 1"), на линии 27 устанавливается сигнал логического нуля исостояние триггера О не изменяется, 55 Элемент ИСКЛЮЧА 1 е 1 ЩЕГ ИЛИ 21 входного блока 12 предазаЕен для реализации двух видав тестирования входного сигнала (прямое тестирование Входа или тестироваЕеие ега дополеее"ни 5) . Вид тестироБЕЕеЕия устанавлЕевается сигналом, ееоступающим на управляющий вход 24 входного...

Номер патента: 1448338

Опубликовано: 30.12.1988

Авторы: Пенкин, Платонов, Рог

МПК: G05B 19/18, G05B 19/414

Метки: контроллер, программируемый

...22 приводит к появлению на его выходе сигнала управления, поступающего на управляющий вход дисплея 23. Блок 19 реализует вычисление вре" меиных булевых функций над операндами, поступающими с выхода блока 4. Блок 19 (фиг. 2) включает в себя процессор 24, двухпортовое битовое запоминающее устройство 25, запоминающее устройство 26 текущего значения задержки, запоминающее устройство 27 уставок, мультиплексор 28. Множество времяэависимых булевых функций Й(х, й) задается на фиксированном наборе временных параметров или уставок Тк. Коды уставок Су раз". мещаются в табличной форме в ЗУ уставок 27. Значения функций Е(х,;, 1;), определяется в соответствии с таблицей. Процессором 24 периодически черезпромежутки времени, определяемые...

Номер патента: 1520480

Опубликовано: 07.11.1989

Авторы: Лукаш, Сперанский, Тимонькин, Ткаченко, Улитенко, Харченко

МПК: G05B 19/18, G05B 19/414

Метки: программного

...поступающим с входа 20пуска устройства через одновибратор 18.Триггер 10 управления предназначендля Формирования сигнала управления,открывающего элементы И 12 и 13.Триггер 11 служит для выбора режима работы устройством, При нулевомсостоянии триггера 11 осуществляетсясчитывание устройством команд управления, при единичном - служебных команд,Элементы И 12 и 13 предназначеныдля формирования сигналов, поступаюших на счетные входы счетчиков 2 и 3с целью изменения их состояния, Причем на каждом конкретном такте программного управления на выходе толькоодного элемента И 12 или 13 Формируется единичный сигнал, чем обеспечивается изменение состояния только одного счетчика 2 или 3. Элемент И 14 предназначен для формирования сигнала,...

Номер патента: 1524024

Опубликовано: 23.11.1989

Авторы: Мунтяну, Тимонькин, Ткаченко, Харченко

МПК: G05B 19/18, G05B 19/414

Метки: программного

...программы из блока 1 памяти. Элемент 11 задержки предназначен для задержки сигнала считывания информации иэ блокапамяти на время срабатывания регистра 2 адреса. Элемент 12 задержки предназначен для задержки сигнала, управляющего записью информации э ре - гистры времени 3 и задания 7 на время срабатывания блока 1 памяти. Регистр 13 режима предназначен для записи кода, управляющего изменением содержимого регистра 7 задания и час - тотой задающего генератора 6.Этот код выбирается двухразрядным. Комбинации 00 на входе элемента И 14 соответствует случай линейной аппроксимирующей кривой, когда изменение содержимого регистра 7 в процессе функционирования устройства при реализации одной подпрограммы не происходит. В этом случае на выходах...

Номер патента: 1583921

Опубликовано: 07.08.1990

Авторы: Васинькин, Ерошенко, Шахназаров

МПК: G05B 19/18, G05B 19/414

Метки: контроллер, программируемый

...1 записываются по тем же адресам в память данных и все выходные сигналы из памяти данных фиксируются по тем же адресам в блоке 2.По сигналу с выхода переполнения адресного счетчика 4, поступающему на второй установочный вход триггера 1 О, последний переключается, сигналы на его выходах Я и Ц меняются на обратные и адресный счетчик обнуляется, а программный счетчик 8 начинает воспринимать счетные импульсы. Одновременно, вследствие изменения сигналов на их управляющих входах коммутаторы 5, 11 и 12 переходят в противоположное положение, когда у коммутаторов 5 и 12 выход соединен с вторым информационным входом, а у коммутатора 1 2 третий вход-выход 47 - с входом-выходом 45. Прекращается цикл обмена данными и начинается цикл программной...

Номер патента: 1698875

Опубликовано: 15.12.1991

Авторы: Тимонькин, Ткаченко, Харченко, Шумилкин

МПК: G05B 19/414

Метки: программного

...элемент 12 И поступает на синхровход регистра 3 микроопераций; по которому производится запись информации в него. Со второго 22,2 выхода дешифратора 8 единичный импульс на п+1 такте поступает на четвертый вход третьего элемента 13 И; на третий (инверсный). вход которого также поступает нулевой сигнал с выхода 1,4 блока 1 постоянной памяти, а на первый - тактовые импульсы с генератора 6 тактовых импульсов. На выходе третьего элемента 13 И формируется единичныи сигнал, который через второй элемент 16 ИЛИ поступает на вход первого формирователя 9 одиночных импульсов и на первый вход третьего элемента 17 ИЛИ. Первый формирователь 9 одиночного импульса формирует импульс, который через с задержки поступает на нулевой входсчетчика 1...

Номер патента: 1700537

Опубликовано: 23.12.1991

Авторы: Могутин, Петров, Тимонькин, Ткаченко, Харченко

МПК: G05B 19/414

Метки: программного

...и второй импульсы синхронизации формируются в требуемые моменты времени,определяемые информацией, хранимойв блоке 1 памяти команд, автоматически,йолусинхронном, когда первый импульс синхронизации Формируется сприходом на вход 24 устройства импульса готовности от объекта управьления, а второй импульс синхронизации Формируется устройством автоматически в соответствии с информацией, считываемой с третьего выхода1,4 блока 1 памяти,асинхронном, когда первый импульссинхронизации формируется с приходомимпульса готовности на вход 24 устройства, а второй импульс синхронизации - с приходом импульса готовности на вход 25 устройства .Перед началом работы все элементы памяти устройства устанавливают внуль, Цепи начальной установки нафиг, условно...

Номер патента: 1714575

Опубликовано: 23.02.1992

Авторы: Крюков, Сперанский, Тимонькин, Ткаченко, Тюрин, Улитенко, Харченко

МПК: G05B 19/18, G05B 19/414

Метки: оборудованием, программного, технологическим

...также прерываний при изменении состояния входов логических условий, старших по приоритету, чем Обычные прерывания; в смещении адресов постоянной памяти для адресацли программ реакции на логическое прерывание, которая для микропроцессора расположена по тем же адресам, что и адреса подпрограмм (векторов) обычных прерываний; впрограммном Формировании автоматных отображений для обработки изменения состояния входов логических условий(реализация последовательностногоили комбинационного автомата) с выдачей управляющих воздействий на инФормационные выходы; в программномснятии смещения адресов постояннойпамяти после считывания микропроцессором команды возврата из логическо го прерыванияв основнуюпрограмму, атакже записи в регистр нового состо...