Программируемый контроллер

СОЮЗ СОЕЕТСИИСОЦИАЛИСТИЧЕСНРЕСПУБЛИН вЯОш) 1441)4 С 05 В 19/18 ИСАНИЕ ИЗОБРЕТВТОРСКОМУ СВИДЕТЕЛЬСТВУ ОНТРОЛЛЕРонтроллер отн стемам с проможет бытього управл иством, В генератор госудАРстеенный номитетПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМГи И ГННТ СССР(56) Патент Великобритании У 1507537, кл. С 3 11, 1978.Авторское свидетельство СССР В 1001012, кл. С 05 В 19/18, 1983. 54) ПРО ГРАКЯРУЕМЫИ 57) Программируемый ится к управляющим раммным управлением спользован для логич ия технологическим остав устройства вх 1 ипульсов, программный счетчик 2У первое запоминающее устройство 3, вычислительный блок 4, блок 5 формирования выходных сигналов, первый де шиФратор 6, формирователь 7 импульсов, состоящий из элемента 8 задержки и элемента И 9, второй дешифратор 10, первый коммутатор 11, адресный счетчик 12, элементы согласования 13 первый мультиплексор 14, второе запоминающее устройство 15, регистр 16 памяти мажоритарный элемент 17, второй мультиплексор 18, блок 19 вычисления временных булевых функций, блок 20 задания кодов адреса вто - рой коммутатор 21, дисплей 23., Преимущество изобретения состоит в повышенной помехозащищенности, широких функциональных возможностях. 3 ил 1 табл.Изобретение относится к управляющим системам с программным управле"нием и может быть использовано длялогического управления технологи 5ческим оборудованием.Цель изобретения - расширениефункциональных возможностей и области применения программируемого контроллера. ОВведение в программируемый контроллер второго мультиплексора, блокавычисления временных булевых Функций,блока задания кодов адреса, коммутатора, компаратора и дисплея позволяет осуществлять визуальный контрольтекущего значения логических переменных в любой точке исполняемой программы, выполнять любые типы булевыхфункций, включая времязависимые и,тем самым достичь значительного расширения функциональных возможностейпрограммируемого хонтроллера.На фиг. 1 приведена структурнаясхема программируемого контроллера; 25на Фиг. 2 - Функциональная схема вычислительного блока; на Фиг. 3 Функциональная схема блока вычисления временных булевых функций.Программируемый контроллер содер Ожит генератор 1 импульсов, программйый счетчик 2, блок памяти запоминающее устройство (ЗУ) 3, вычислительнь 1 й блок 4, блок 5 Формирования выходных сигналов, дешифратор 6,Формирователь 7 импульсов, состоящийиз элемента 8 задержки и элементаИ 9, дешифратор 10, первый коммутатор 11, адресный счетчик 12 элементысогласования 13, первый мультиплек"сор 14, блок памяти запоминающее устройство 15, регистр 16 памяти, мажоритарный элемент 17, второй мультиплексор 18, блок 19 вычисления временных булевых Функций, блок 20 задания кодов адреса, второй коммутатор 21, компаратор 22, дисплей 23,Программируемый контроллер работает следующим образом,Генератор 1 Формирует импульсы,которые с его выхода поступают навход счетчика 2. На выходах счетчика 2 формируется код, который подается на адресные входы блока 3, обеспечивая выдачу содержимого ячеек блока3. Каждый следующий импульс устанавливает на выходах счетчика 2 новыйкод адреса да тех пор, пока не будетпоследовательно считано содержимое всех ячеек. Затем цикл считыванияповторяется.На выходах формируются коды команд, состоящие иэ двух частей: кодаадреса и кода операции. Код операциипоступает на управляющие входы блока4, код адреса - на адресные входыблока 5, дешифратора 6, мультиплексора 18, информационные входы коммутатора 11,Блок 4 реализует логическую функцию над операндом, поступающим с выхода мультиплексора 18, и операндом,хранящимся в памяти блока 4, в соответствии с кодом операции на его управляющих входах.Ввод операции осуществляется черезмультиплексор 18 либо с выхода блока19, либо с входа программируемогоконтроллера.Повьппенная помехоустойчивость изащита информации от "дребезга контактов" и пропадания питания во вход.фных цепях контроллера обеспечиваетсяпутем анализа входного сигнала на основании ввода его значения в трех выборках,.разнесенных во времени. Мультиплексором 14. осуществляется выборвхода контроллера, номер которого соответствует коду адреса, задаваемому адресным счетчиком 12, и подключение входного сигнала, проходящегочерез элементы 13 согласования к первому входу блока 15 и одному из входов мажоритарного элемента 17. Импульс записи, поступающий с выхода1 дешифратора 10, производит записьинФормации по адресу, опреде-,ляейому кодов на адресных входах15. Между импульсами записи блока 15работает в режиме чтения, и импульсами с выхода П дешифратора 10 производится запись в два разряда регистра16 содержимого двух ячеек блока 15.Таким образом после окончания импульса записи в регистр 16 на входахэлемента 17 присутствует информацчяо входном сигнале, полученная в тримомента времени, определяемом периодами следования импульсов с выходовдешифратора 10. С выхода мажоритарного элемента 17 на третий вход блока 15 передается сигнал, присутствующий на большинстве его входов, Информация с выхода блока 15 поступаетв блок 4 через мультиплексор 18 подуправлением специальной команды изблока 15. Эта команда состоит изй(х Т,) х;,двух полей разрядов, присутствующих на адресных выходах блока 3: первое поле - разряды с (и+1) по К-ый; второе поле - разряды с 1 по п-ый,5Код первого поля дешифрируется первым дешифратором 6 и обеспечивает выдачу через коммутатор 11 кода адреса входа контроллера, заданного вторым полем, на адресные входы муль типлексора 14. Формирователь 7 обеспечивает формирование импульсов по переднему фронту выходных импульсов дешифратора 6, необходимых для синхронизации обращения к блоку 15. Контроль за ходом вычисления времязависимой булевой функции блоком 19, а также контроль текущего значе- ния логических переменных вычислитель ного блока 4 выполняется при помощи дисплея 23 Выбор параметра и контроль егб значения в определенном месте программы осуществляется при помощи блока 20 путем задания соответствующего адреса и компаратора 22, выполняющего подразрядное сравнение текущего значения кодов адресов программного счетчика 2 или кодов на адресных выходах блока 19, поступающих на первые информационные входы компаратора 22 через коммутатор 21, с кодами адресов блока 20, поступающих на вторые информационные входы ком - паратора 22. Результат равенства кодов адресов на входах компаратора 22 приводит к появлению на его выходе сигнала управления, поступающего на управляющий вход дисплея 23. Блок 19 реализует вычисление вре" меиных булевых функций над операндами, поступающими с выхода блока 4. Блок 19 (фиг. 2) включает в себя процессор 24, двухпортовое битовое запоминающее устройство 25, запоминающее устройство 26 текущего значения задержки, запоминающее устройство 27 уставок, мультиплексор 28. Множество времяэависимых булевых функций Й(х, й) задается на фиксированном наборе временных параметров или уставок Тк. Коды уставок Су раз". мещаются в табличной форме в ЗУ уставок 27. Значения функций Е(х,;, 1;), определяется в соответствии с таблицей. Процессором 24 периодически черезпромежутки времени, определяемые точностью вычисления временных булевыхфункций,производится поледовательныйопрос всех ячеек зоны аргументовдвухпортового ЗУ 25 и вычисление значений функций для каждого иэ аргументов, записанных в ЗУ 25,по адресами командам, поступающим иэ ЗУ 3. Значения функций вычисляются процессором24 на основании анализа операндов,поступающих из двухпортового ЗУ 25,2 ЗУ текущего значения задержки 26, ЗУуставки 27, Для этого совместно ссигналом управления-, поступающим иэпроцессора 24 на управляющие входызапоминающих устройств, на адресныхЗ 0 выходах процессора 24 поочередно формируются адреса соответствующих ячеек ЗУ 25, ЗУ 26, ЗУ 27, содержимоекоторых принимается на информационные входы - выходы процессора 24.Аналогичным образом процессор 24производится запись вычисленного значения функции в соответствующуюячейку зоны результатов двухпортового ЗУ 25, После завершения цикла работы блока 19 в зоне результатовЗУ 25 содержится полностью сформированный массив значений функцийЕ(Х, С) соответствующий массиву аргументов Х; в зоне аргументов и теку 4 щему времени задержки ;.Результат вычисления ФункцииЕ(Х, Т) подается в вычислительныйблок4 через мультиплексор 18 по команде.и адресу поступающим из ЗУ 3, соот 50ветственно, на управляющие и адресныевходы ЗУ 25 блока 19,Вычислительный блок 4 (фиг. 3)включает в себя дешифратор 29, элементы 30 памяти, неразрушаемое посто 55янное запоминающее устройство 31, которое выполняет роль многофункционального логического элемента для решениязаданного множества булевой Функциизакодированных в табличной форме ихра 14483385 10 15 20 Формула изобретенияПрограммируемый контроллер, содержащий элементы согласования, входы которых соединены через замыкающие контакты с соответствующими входами программируемого контроллера, а выходы согласующих элементов соединены с соответствующими информационными входами первого мультиплексора, управляющие входы которрго соединены с соответствующими первыми управляющими входами первого блока памяти и с выходами первого коммутатора, выход первого мультиплексора соединен с первым информационным входом первого блока памяти и с первым входом мажо" ритарного элемента, второй информационный вход первого блока памяти соединен с первым выходом регистра памяти и с вторым входом мажоритарного элемента, третий вход которого соединен с вторым выходом регистра памяти, а выход мажоритарного элемента соединен с третьим.информационньм входом второго блока памяти, первый и второй выходы которого соединены соответственно с первым и вторым входами регистра памяти, второй 35 б 0 б 5 50 нящихся в ячейках ЗУ, 31. Результат булевой функции появляется на выходе ЗУ 31 в соответствии с кодом операции, значением аргумента и содержимым элементов 30 памяти, совместно поступающими на адресные входы ЗУ 31.Совокупность элементов 30 памяти выполняет функции ячеек промежуточного хранения результатов, поступающих с выхода ЗУ 31 на информационные вхо-. ды каждого элемента 30. Выбор конкретной ячейки элементов 30 осуществляется при помощи дешифратора 29, выходы которого соединены с управляющими входами элементов 30, а входы - с разрядами кода операции.Предлагаемый контроллер обладает повьппенной помехозащищенностью, широкими функциональными возможностями, позволяющими его использование для реализации задач логического управления на основе решения различных классов булевых функций,. Наличие сервисной аппаратуры в виде селективного, 2 индикатора (дисплея) значительно упрощает пуско-наладочные работы, облегчает отладку программы, сокращает время и расходы, связанные с восстановлением отказавшего оборудования, З управляющий вход второго блока памяти соединен с первым выходом второго дешифратора, второй выход которого соединен с третьим входом регистра памяти, первый вход второго дешифратора соединен со счетным входом адресного счетчика, второй вход второго дешифратора соединен с первым вы" ходом адресного счетчика, вторые выходы адресного счетчика соединены с первыми информационными входами первого коммутатора, выход генератора импульсов .соединен с входом программного счетчика, первый - ш-й выходы которого соединены с соответствующими первыми " ш-м адресными входами первого блока памяти, ш-адресный вход которого соединен с первым входом второго дешифратора, первые информационные выходы первого блока памяти соединены с соответствующими управляющими входами вычислительного блока, а вторые информационные выкоды соединены с соответствующими адресными входами, первого дешифратора, с вторыми информационными входами первого коммутатора и адресными входами блока формирования выходных сигналов, выход которого соединен с выходом программируемого контроллера, выход первого дешифратора соединен через формирователь импульсов с управляющим входом первого коммутатора,отличающийся тем, что, с целью расширения функциональных возможностей и области применения, в него введены второй мультиплексбр, блок вычисления временных булевых Функций, блок задания кодов адреса, второй комчутатор, компаратор и дис" плей, первый информационный вход которого соединен с выходом вычислительного блока, второй информационный вход соединен с третьим выходом второго блока памяти, третий информационный вход соединен с вторыми входами-выходами блока вычисления временных булевых функций, управляющий вход дисплея соединен с выходом компаратора, первые входы которых соединены с выходами второго коммутатора, вторые Входы компаратора соединены с первыми выходами блока задания кодов адреса, второй выход которого соединен с управляющим входом второго коммутатора, первые информационные входы которого соединены с выходами программного счетчика, авторые информационные входы второго коммутатора соединены с адреснымивыходами блока вычисления временныхбулевых функций, управляющие и адресные входы которого соединены с выходами адресной части второго блока памяти, а первый информационный входвыход соединен с выходом вычислительного блока и с первым информационным входом второго мультиплексора, второй информационный вход которого соединен с третьим выходом первого блокапамяти и с вторым управляющим входомдисплея, адресные входы второго мультиплексора соединены с адресньии выходами-второго блока памяти, а выходсоединен с информационным входом вычислительного блока.