Патенты с меткой «свертки»

Номер патента: 1269237

Опубликовано: 07.11.1986

Авторы: Выжиковска, Выжиковски, Каневский, Лозинский, Мичорек

МПК: G06F 17/17, H03H 17/06

Метки: вычисления, двухмерной, параллельное, свертки

...с нечетным индексом Я=п=й+1=Е+ (так как е=1), которые поступают с регистра сдвига, образованного буферными регистрами 3.13.К/2+1, Если же номер и столбца - четный, тогда в формировании у (ш.п) участвуют отсчеты входного массива, при= надлежащие столбцу с четным индексом Я(:(п=+Р+1=+2, которые поступают с регистра сдвига, образованного буфер 237 4ными регистрами 4.14.К/2+1, Вдальнейшем описание работы устройства ведется по тактам,Такт Я. В первый 8,1 и второй 9.регистры множителя поступают соответственно отсчеты х(ш+1,п) и х(ш,п)Такт Я+1. Множители х(ш+1,п) их(ш,п) с выходов регистра 8.1 и 9.1поступают на вторые входы умножителей 0,1 и 11. соответственно, напервые входы которых с выходов первого 12,1 и второго 13.1 регистровкоэффициента...

Номер патента: 1282136

Опубликовано: 07.01.1987

Автор: Эрдман

МПК: G06F 11/10

Метки: модулю, п-разрядного, свертки, три, числа

...первогои второго слагаемых четырехразрядного сумматора 1 в произвольном порядке, Четные разряды контролируемого числа соединяются произвольно свходами четных разрядов первого ивторого слагаемых четырехразрядногосумматора 1. На четырехразрядном сумматоре 1 и первом двухразрядном сумматоре 2 происходит двухступенчатоесуммирование разрядов контролируемого числа с учетом их веса, Четныеразряды суммируются с весовым коэф.фициентом "2", а нечетные - с весовым коэффициентом "1".При разрядности контролируемогочисла, меньшей 9, свободные входыслагаемых и переноса четырехразрядного сумматора 1 соединяются с шиной нулевого потенциала.Свертка по модулю три контролируемого числа снимается с выхода результата второго двухразрядного сумматора...

Номер патента: 1285481

Опубликовано: 23.01.1987

Автор: Максименко

МПК: G06F 11/10

Метки: модулю, свертки, три, формирования

...7, вход8 синхронизации устройства, вход 9начальной установки устройства, информационный вход 10 устройства и выходы 11 устройства.Устройство формирования сверткипо модулю три работает следующим об-разом.20 Формула изобретения Устройство для формирования свертки по модулю три, содержащее триггер и первый элемент И, причем вход синхронизации триггера является вхо" дом синхронизации устройства, а вход начальной установки триггера является входом начальной установки устройства, прямой выход триггера соединен с перньм входом первого элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены два счетчика по модулю три, второй и третий элементы И и сумматор, причем входы начальной установки первого и...

Номер патента: 1295415

Опубликовано: 07.03.1987

Авторы: Вариченко, Дедишин, Раков, Сварчевский

МПК: G06F 17/14

Метки: вычисления, преобразования, свертки, фурье-галуа

...входу второго вычислительного блока и к синхровходу блока накапливающих сумматоров, причем информационный вход блока памяти является вторым информационным входом устройства, при этом блок управления содержит узел выбора режима, два синхронизатора вычислительных блоков, узел памяти адресов, синхронизатор умножителей, синхронизатор накапливающих суммато-. ров и три элемента ИЛИ, причем первый, второй и третий входы узла выбора режима являются соответственно входом начальной установки, входом запуска и тактовым входом устройства, первый и третий выходы узла выбора режима подключены соответственно к первому и второму входам первого элемента ИЛИ, выход которого подключен к входу первого синхронизатора вычислительного блока, первый,...

Номер патента: 1297073

Опубликовано: 15.03.1987

Авторы: Власенко, Лаппа

МПК: G06F 17/14

Метки: вычисления, свертки

...При этом процесс вычисления преобразования Т Хн н,ф полностью аналогичен предыдущему. Одновременно, пока блок 14 оперативной памяти участвует в следующем преобразовании, буферный блок 15 оперативной памяти осуществляет обмен с блоком 16 умножения по модулю целого числа, в котором происходит умножение результатов первого преобразования на соответствующие весовые коэффициенты сс , определяемые из диагональной матрицы Ка в выражении (6)Последовательность весовых коэффициентов Ю записана в блоке 20 памяти весовых коэффициентов ем-костью М /2 к(2 +1) разрядных слов,й.Порядок подачи коэффициентовв блок 16 умножения определяется регистром 18 адреса этапа следующим образом. После каждого определенияХ 4=Т Х.блок из М отсчетов результата...

Номер патента: 1315344

Опубликовано: 07.06.1987

Автор: Таныгин

МПК: B21D 53/36, B30B 11/12

Метки: ленточного, свертки

...22. Для удержания заготовок 4 на исходной позиции у гибочного приспособления на роторе 10 установлены приемники 23 заготовок с магнитами 24, Заготовки 4 подаются к средству 6 по направляющим 25. Узел 1 подачи материала выполнен в виде Фрикционных приводных роликов, а узел резки материала - в виде приводных роликов с ножами. Устройство работает следующим образом.При пуске привода (не показан) технологический ротор 10 с инструментальными блоками 14 приобретает равномерное вращение совместно с узлом 1 подачи материала, узлом 2 резки заготовок, средством 6 и конвейером 12 механизма подачи, причем линейная скорость вращения технологического ротора 1 О относительно скорости вращения средства 6, узла 2 резки и скрости движения материала 3...

Номер патента: 1319045

Опубликовано: 23.06.1987

Авторы: Выжиковска, Выжиковски, Гретковски, Каневский

МПК: G06F 17/17

Метки: вычисления, свертки

...А, в результате которой произведение Я(1)Х(Ь) записывается в первый ре гистр 8.0 результата.Такт и+20+1, В блоке 1.П выполняется базовая операция В, в результате которой во второй регистр 10.0 результата записывается окончательное значение у(п), откуда поступает в основную память 2. При выполнении двумерной свертки устройство работает следующим образом. Во время этой операции в регистре 6, коэффициента) где 1=КЬ+К) хранится коэффициент Я(К-К+1) 1). Одновременно с подачей сигнала "Двумерная свертка", который+и+2) когда на вход первого буферного регистра 5.1 поступает входнойотсчет Х(п+К, ш); который с приходом очередного тактового импульсазаписывается в указанный регистр.В следующем такте с номером Я +1 ввычислительном блоке 1.1...

Номер патента: 1325484

Опубликовано: 23.07.1987

Автор: Точин

МПК: G06F 11/10

Метки: модулю, свертки

...(г = = 0), а при поступлении любого ненулевого и-разрядного кода формируется код остатка г таким образом, что 1 С г ( ц. Причем для ненулевого кода, кратного модулю о, однозначно формируется значение остатка г, равное модулю ц (г = и). Выполнение условия ги для ненулевых кодов обусловлено тем, что при суммирования значений разрядов и-разрядного кода одноразрядными сумматорами подгрупп любое сочетание единиц в коде приводит к появлению хотя бы одной единицы на выходах А . или В. при 11 ш,з1причем для всех 1 при 1 6 1 с И, т.е.и ии на. выходах А . или В , А на выходах оконечного ш-разрядного сумматора 3 нулевой результат при этом был бы . возможен только при переполнении сумматора, но в этом случае происходит добавление единицы...

Номер патента: 1352491

Опубликовано: 15.11.1987

Авторы: Дворкин, Овечкин, Паремский

МПК: G06F 11/22

Метки: два, контролем, модулю, свертки

...11 устройствапоступает результат суммирования ко 3 135 да, заданного на входы 9.1-9.п устройства по модулю два, равный "О", что соответствует четности суммируемого кода.Если на входы 9.1-9.п устройства поступил нечетный код и первый сумматор 1 исправен, то аналогично изложенному на выходе первого триггера 4 формируется уровень " 1", а на выходе второго триггера 5 - уровень 0 инверсия относительно четного кода на входах 9.1-9.п), третий сумматор 6 единичным выходным уровнем через первый элемент НЕ 14 блокирует выдачу сигнала неисправности, на выходе 12 неисправности устройства установлен нулевой уровень.Если на входы 9.1-9.п устройства поступил четный код, а первый сумматор 1 неисправен и при четном коде на своих входах выдает (как и...

Номер патента: 1354205

Опубликовано: 23.11.1987

Авторы: Вакульский, Вариченко

МПК: G06F 17/14

Метки: вычисления, свертки, цифровой

...для модуля Г, определенного как где Г равен тем .из Р определенныхв разложении М, для которых выполняК нч К ЩГКЭ,Г К2 тпоЛ 1= м нв ф К 0 0О 0 К 0О 0 0 КО 25 =0 (щостР) . О0 0К Я 1(щойМ) . если 3 135 ется условие И(Г) (для четного М необходимо уточнить условия выбора корня Е).Отсюда следует, что и щойР=О или и =1 Гпюс 1 М, 2=1,И.Приведем матрицу 0 к диагональной по модулю М. Для этого умножим (4) на К такое, что К=ПР , где Рз - простые числа из разложения М, для которьж не выполняется условие И(Р - -1) и которые не входят во все и 2=1,И.Имеем: Значит, К у, =(К у; ц )щос 1 М, т.=О,В.Так как К М, обратный элемент К щодМне существует, что не позволяет однозначно восстановить значениеу, Оно может отличаться от ущ навеличину, кратную Рпюс 1...

Номер патента: 1363250

Опубликовано: 30.12.1987

Авторы: Выжиковский, Каневский, Лозинский, Овраменко

МПК: G06F 17/17

Метки: двумерной, свертки, цифровой

...конце загрузки в регистрах 4023.5., и 24.х. (где х=,д)=1,М/2)были записаны несовые коэффициентыа,х) и а(М/2+1,) были записаны несовые коэффициенты а(,) и а(М/2+),) соответственно,45После загрузки весовых коэффициентов подачей сигнала низкого уровняна вход 22 обеспечивается коммутацияпервого и второго выходов последнего4.И блока памяти на выход мультиплексоров 1 и 2 соответственно,На вход 21 подается сигнал высокого уровня, который обеспечивает коммутацию второго информационного входа 12 устройства на выход мультиплексора 3.При работе устройства в данномрежиме на первый информационный вход11 устройства входные отсчеты посту 508пают в следующей последовательности:х(ш-М/2+1,п-И+1), х(ш-М/2+2, и-И+,х(ш,п), а на второй информационный вход 12...

Номер патента: 1383365

Опубликовано: 23.03.1988

Авторы: Пальцев, Финько, Червяков, Швецов

МПК: G06F 11/10

Метки: модулю, свертки

...на еговыходе происходит изменение потенциала с0 на 1, что вызывает формированиеблоков 5 дифференцирования единичногоимпульса, который через элемент ИЛИ 6записывается в счетчик 7. Кроме того,потенциал 1 с выхода триггера 4.1 проходит через второй вход первого элементаИ группы 2 на первый вход второго элемента И группы 2 и на К-вход триггера 4.2.Если триггер 4,1 находится в нулевом(исходном) состоянии, триггер не меняетсвоего состояния, потенциал 1 с его выхода поступает на второй вход первого элемента И группы 2, таким образом, 1 наего выходе появляется сразу же с приходом на первый вход 1. Появившаяся 1 на выходе первого элемента И группы 2 подготавливает первый вход второго элемента И группы 2, одновременно она поступает на...

Номер патента: 1401477

Опубликовано: 07.06.1988

Авторы: Авгуль, Мищенко, Седухин, Якуш

МПК: G06F 17/16

Метки: вычисления, матричное, свертки

...в ОБ 5, на выходе умножителя.13 формируется значение ы, х которое подается на сумматор 14, навторой вход которого подается значение у, =О (фиг.2). На выходе сумматора 14 формируется значение у =у+1 1+ Ы,х,.На первом такте на первый, второйи третий входы ОБ 5, подаются соответственно элемент ит , нулевой сигнал у=О и элемент х 1, На выходе сумматора 14 ОБ 5 формируется значение у =у+ ы х,.На втором такте на первый, второйи третий входы ОБ 5 подаются соответственно элемент ю р нулевойсигнал у =О,и элемент х. На выходесумматора 14 ОБ 5, Формируется значение у, =ум х В ОБ 5 на первый, второй и третий входы подаютсясоответственно элемент И, , значениеу и х ф . На выходе сумматора 14ОБ 52 формируется значен е у(;ю =и)"уг + шх,На третьем такте...

Номер патента: 1416976

Опубликовано: 15.08.1988

Авторы: Донченко, Кучеренко, Матвеев, Очин

МПК: G06T 7/60

Метки: вычисления, двумерной, параллельного, свертки, цифровой

...работы устройства.В зависимости от сигнала на первом входе 17 управления режимом работы устройства, каждый из коммутаторов 16 д (ш=1,М) передает на выходы 9 соответствующих блоков выТчисления 1 либо частичные суммын(М+ )либо частичные суммын (ир 11 егП 31х И которые далее суммируются суммирующим блоком с образованием либо результата ЦДС с ЯСС размером МрИ (в первом случае), либо результата ЦДС с произвольным ядром размером М хИ+1х ( - у-)35Для реализации операции свертки с ядром размером (2 М) х М, обладающим центральной симметрией, или с0+1ядром размером (2 М) х ( в ), симметричным относительно центральной строки в устройство дополнительно вводятся (М) сумматоров, причем выходы 1-го (11,М) сумматора 18 (фиг. 7) соединены с первыми...

Номер патента: 1425845

Опубликовано: 23.09.1988

Автор: Музыченко

МПК: H03M 7/12

Метки: двоичного, код, кода, модулю, свертки

...разрядовдвоичного представления числаЕ;,(+1 СЧ(х = 0,1, 1 од (К+1) ) и порогом А=К и иожет иметь любую известную структуру.На фиг. 1-3 обозначены такжесумматоры 9-30.Устройство работает следующим образом,При подаче на входы 5 устройствадвоичного кода блок 1 преобразуетего в два г-разрядных кода, причемЬ("; х;2 )тпос 1 К= (,Х.у 2 +. у 2 )"3у шос 1 К,д , у,у 0,11у - значение 3-го разряда с-гокода на выходах блока 1.Коды с выходов блока 1 преобразования двоичного кода в два г-разряд" ных кода поступают на входы узла 3 свертки двух г-разрядных кодов в ф. о 8(К+1) +1) -разрядный блока 2 суммирования по модулю К, который формирует н=- своих выходах(11 од, (К+1)+1)-разрядный код к, при.чем( х; 2 птойК= ( г 2 )шойК.1 и )=Код с выходов...

Номер патента: 1430965

Опубликовано: 15.10.1988

Авторы: Каневский, Каустов, Овраменко, Синчук

МПК: G06F 17/17

Метки: вычисления, свертки

...вычислительных блоков и (1,=1) элементов, памяти, В регистре коэффициента вычислительного блока .1.К хранится коэффициент Ь(1,-1+1, 1).Цикл работы устройства (интервал времени между поступлением двух очередных входных отсчетов) состоит из двух тактов. Первый такт включает время задержки на умножителе 3 и вре-мя записи в первый регистр 4 результата каждого иэ вычислительных блоков,второй такт - время задержки сумматоров и время записи во второй регистр результата.Рассмотрим работу устройства при вычислении первого верного (после заполнения регистров устройства) выходного отсчета У(1.,К). Вычисление 7(1 К) начинается в первом цикле 1-ым вычислительным блоком и заверщается в 1,-)М+-ом цикле вычислительным блоком.1.,.Формула...

Номер патента: 1439747

Опубликовано: 23.11.1988

Авторы: Зимаков, Никишин, Хмелевской

МПК: H03M 7/18

Метки: кода, модулю, свертки, числа

...вызывающий уровень логического нуля на выходе элемента И 9, который по вторым входам блокирует элементы И 5 четвертой группы до момента сброса последней единицы в регистре 7 и не допускает прохождение информации через упомянутые элементы на выход 13 устройства.После завершения импульсов на входе 6 устройства нулевой уровень на первых входах элемента И 2 первой 45 группы вызывает с задержкой в один период переключения логического элемента появление уровней логического нуля на их выходах и прекращение действия сигнала установки на установочнь 1 х входах триггеров 8, На вход 11 устройства с задержкой в один период ,переключения логического элемента относительно входа 6 устройства и соответственно на входы элементов И 4третьей группы и...

Номер патента: 1451694

Опубликовано: 15.01.1989

Авторы: Кучеренко, Матвеев, Очин

МПК: G06F 17/00, G06T 7/60

Метки: двумерной, свертки, цифровой

...10Обнуление содержимого накапливающего сумматора 19 группы, сформировавшего результат ЦДС,осуществляется путем подачи управляющего сигнала на вход нулевых установок накапливающих сумматоров 19группы с соответствующего выходадешифратора 9. Счетчик 6 осуществляетцикл счета до 2 Ь + 2, последний тактслужит для считывания результатаЦДС из накапливающего сумматора 19группы, сформировавшего выходноезначение ЦДС, на выход 18 устройстваДешифратор 8 на основе дешифрации сигналов состояния счетчика 6формирует сигналы, соответствующие первому и (2 Ь + 2) -му состояниямсчетчика 6.С помощью сигналов, поступающихпо первому входу 16 синхронизацииустройства, осуществляется синхрониющие сумматоры 19 группы. С помощью сигналов, поступающих по...

Номер патента: 1451723

Опубликовано: 15.01.1989

Авторы: Артамонов, Городничев, Одинцов, Сапрыкин

МПК: G06F 17/17

Метки: вычисления, мультипликативной, свертки

...М инования логарифма аражения1а = -1)Т отсчетов в отоТ значение оснаходится из вы) (15) 55Входные последовательности Х(С)и У(С) поступают на вход устройствав виде последовательностей цифровыхотсчетов: Вычисленная комплексная смесь К(К) с выхода блока 19 смешивания спектров поступает на комплексный вход второго блока 20 дискретного преобразования Фурье, который обрабатывает ее по алгоритму(К(К) - фС (и ) + 3 С (и ), (6)х Выходные последовательности перво 1 О го блока 15 представляют собой результат отображения входных сигналов Х(с) и У(С) в логарифмический масштаб:Х(с) в М(с)Х(1 од с) (7)У(с) - + М(с)У(1 од,с),При этом в памяти блоков первого и второго фильтров заложены коэффициенты, полученные в результате преобразования Фурье над...

Номер патента: 1462321

Опубликовано: 28.02.1989

Авторы: Данилов, Мосягин, Умнов, Филиппов

МПК: G06F 11/25

Метки: самопроверяемое, свертки, сигналов

...и 7 блока 3 соединены также со входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8, сигнал на выходе последнего изменяет,свое состояние при равных сигналах на входе (соответствующих дефекту в одном иэ узлов встроенного контроля), разрешая прохождение тактовых импуль 5 сов с выхода узла 1 синхронизации, Состояние счетчика 4 блока .10 управления отражает номер( 1,п) узла 2,1, 2-22-п встроенного контроля, с выхода которого сдвигается информация. При возникновении дефекта в одном из самопроверяемых . узлов 2- 1, 2-22-п встроенного контроля сигнал с выхода элемента И 9 переписывает состояние счетчика 15 14 блока 1 О управления в блок 11 памяти. Состояние блока 1 памяти дешифрируется дешифратором 12, и на 1.-м выходе 13-1, 13-213-п (д= =1,п) Локализации...

Номер патента: 1466006

Опубликовано: 15.03.1989

Автор: Пальянов

МПК: H03K 19/23

Метки: двоичных, кодов, логический, многопороговый, модулю, свертки, три, элемент

...э -, На БЬВ(тдг 1 И на информат,ьт)ттнс и вхоце г) "тглгг.сера 9 11 оявллетс.я -.осок-тй утзвсяь нагг)".эээ:э женит, ОООТВ Р Тстнуто 1)(ИЙ 101 . (Г СЬ т ЯП -".0 Ь и - Б Ь)ХОЛЕ )1 ИЕм:.тот," 0 умма торя 1 поя;: итп я ток, огрецел)"- Етэт:Й СУММОЙ ОКаЗ, ПрОС ЕКЯ)ОШИХЕ- рз.; два,.езттстсэря 13 (в(тличтта ь:=;вг= ленной суммы на вьхоце линейного сумматора ранна двумт. 11 этом случае срабатывают оцнопороговые дтэскриминаторь; 14 т 15 из первой групты с порогами 1, - 1,:.- ., Иа Вьл(оце второго с)цнопорнового дискриминатора5 г:.ервой г зуттпт появ" ляется нвЭк;щ у")овень нтпг)яженэтя, обуславливаюи Появление нысоког о(. :ОРогсм сРабатьтнаттиЯ Т.э = 1 и тавыходе второг.- тогического элемсн"яу . рОтс;"В а и я т,тнь(э,"мятионт Ых 1 тх(па"...

Номер патента: 1476470

Опубликовано: 30.04.1989

Автор: Максименко

МПК: G06F 11/10

Метки: модулю, свертки, три, формирования

...3 и 4, в результате на. выходе элемента И 3 (и, следовательно, на вычитающем входе реверсивного счетчика 5)появляются только четные информационные импульсы, а на выходе элементаИ 4 (соответственно на суммирующемвходе счетчика 5) только нечетные,Так как каждый нечетный информационный импульс дает единицу приращения к свертке по модулю три, а каждый четный - приращение, равное двум(что при свертке по модулю три равнозначно вычитанию единицы),то навыходах счетчика 5 всегда будет значение, равное свертке по модулю тривходной информации в прямом коде,если нечетных импульсов в информации больше, и в дополнительном коде,если больше четных импульсов,При выбранном модуле счета (три)сигнал на выходе старшего разрядасчетчика 5 будет говорить о том;...

Номер патента: 1494018

Опубликовано: 15.07.1989

Авторы: Лиходед, Седухин, Соболевский, Якуш

МПК: G06F 17/16

Метки: вычисления, матричное, свертки

...блоке5 г формируется значение у = у +г+ Я 4 Хг, а В Операционном блоке 56 -значени У = У )+И)Х),На втором такте на входы 34 и 1 зподаются соответственно элементы Х ьи Я г. При этом в операционном блоке54, формируется значение 76 ы уб+Щ (г)10) 6фг+" гХЙа третьем такте на вход 14. по"дается элемент Я При этом в операционном блоке 54 г Формируется энаИ И)че ие Уз У+ ЯХ З, в ОпеРаЦионном50 55 сп) подключен к второму информа 5 1 О 15 20 25 30 35 40 45 блоке 5 - значение У= У)+ Я Х5 ф г гв операционном блоке 5 - значениеНа четвертом такте на вход 3 по 43дается элемент Х .При этом на операционном блоке 5) Формируется значе(4) (ние У = У 6 + ЦХ 4, в операционномблоке 54 - значение У 4 = У 4 +ЯдХЗ,И) 2)в операционном блоке 5 -...

Номер патента: 1509903

Опубликовано: 23.09.1989

Авторы: Краснобаев, Пироженко, Чичасов, Экста

МПК: G06F 11/08

Метки: модулю, произвольному, свертки

...вичитателей группы 2 неотрицательный (п0) .Блоки сравнения первой группы 5 сравнивают результаты вычитания вычитателей группы 2 с кодом ш, поступающим с Входа 7 устройства. В слу 55 чае для п ( тпи М = шна соответствующем выходе блока сравнения появляется единичный сигнал, Если при этом имеется единичный сигнал на 03 4выходе соетветствующего блока сравнения группы 6, единичный сигнал с выхода элемента И группы 8 или 9 проходит через соответствующий элемент ИЛИ группы 10 на управляющий вход соответствующего коммутатора группы 4. В результате код с выхода вы" читателей группы 2, из которого результат вычислений удовлетворяет двум условиям: о=" 0 и ос ш, через элементы ИЛИ группы 11 записывается на регистр 12. Этот код и является...

Номер патента: 1520524

Опубликовано: 07.11.1989

Авторы: Дрозд, Плиц

МПК: G06F 11/10

Метки: модулю, пирамидальной, свертки, три

...т.е.Цй ступени свертки, 1 2, о,К = 1,2" 1, поступают на входы разрядов А 2, В 1, В 2, А 1, А 4, В 3,В 4 и вход переноса Р К-го сумматора второй, третьей и т.д., т.е.1-й ступени свертки. Нечетные и четные разряды контролируемого числа,также как и нечетные и четные разряды кодов, получаемых с нечетных и четных выходов сумматоров, имеют соответственно веса по модулю три 1 и 2Это обеспечивает получение на выходахБ 2, Б 3, Б 4 и Р 4 каждого сумматоракод, имеющий остаток от деления натри такой же, как и восьмиразрядноечисло, нечетные и четные разряды которого поданы на входы нечетных (включая вход переноса) и четных разрядовэтого сумматора соответственно. Такимобразом, на выходе сумматора 3 образуется код конгруентной .по модулю...

Номер патента: 1532947

Опубликовано: 30.12.1989

Авторы: Болкисева, Григорьян, Мазурчук, Пухов, Стасюк

МПК: G06F 17/16

Метки: вычисления, свертки

...Х(2), Х(3) соответственно,На входы второй группы информационных входов 5(1), 5(2), 5(3), 5(4)подаются значения младших разрядов4У(0), У(1), У(2), У(3) переменныхУ(0), У(1), У(2), У(31 соответственно. С подачей сигнала на второй управляющий вход 7 и в 2 празрядныхрегистрах 2 образуются значенияЕ(О) = 2Х(0)У(0);е(1)=2 1 х(1)т(о)+х(о) (1)3;Е(2) =2Х(2) У(0)+Х(1) У(1)++Х (1) 7 (2 ) +Х(0) У (3)соответственно. Носле подачи сигналана первый управляющий вход 6, старшие4 разряда содержимого 2 п-разрядныхрегистров 2 записываются в соответст"вующие и-разрядные регистры 3.В начале второго цикла на входывторой группы информационных входов5(1), 5(2). 5(3) 5(4) поступают зна"чения следующих разрядов у(0), у(1),У(2), 1(3) переменных 7(0), У(1),г(2),...

Номер патента: 1573459

Опубликовано: 23.06.1990

Авторы: Каневский, Корчев

МПК: G06F 17/14

Метки: вычисления, дискретного, преобразования, свертки, фурье

...На выходах сумматоров 11.111,4 значения Х(0) И 8+Х(1) И+Х(2) И++Х(3) Иь соответственно, На управля- .ющие входы регистров 14.1-14,4 поступает верхний логический уровень, разрешающий запись информации в них повторому входу.Пятый такт,Аналогичен первому такту. УстройстЭо начинает обработку нового массиваданных по описанному выше алгоритму.На управляющих входах мультиплексоров9, верхний логический уровень, поэтому весовые коэффициенты на вторые9 ходы умножителей поступают с регистров 8., Последовательность поступлеНия весовых коэффициентов аналогичнаописанной ранее. В регистры 7. осуществляется загрузка весовых коэффициентов для следующего массива данныхв последовательности, приведенной длярегистров 8.х при вычислении предыду...

Номер патента: 1573460

Опубликовано: 23.06.1990

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 17/16

Метки: вычисления, двумерной, свертки

...элемент х 1 о, а в регистр 12 - элемент х 1 , В вычислительном. модулещ формируется значениеООО оооо + +Яо,хо , в регистр 11 записывается элемент хНа третьем такте в вычислительном модуле 5 , Формируется значение г о = оюо =яцо + Я х в регистр 11 записывается элемент х и, а регистр 12 - элемент х. В вьгяислительном модуле 5 , Формируется значение е=е +о + Ыц,х и , в регистр 11 записывается элемент х 1, в регистр 12 - элемент х о . В вычислительном модуле 5 формируется значение ко = г , +о + И, хоо, в регистр 11 записывается5 1 5элемент х , а в регистр 12 - элемент х , . В вычислительном модулеГ 2 уЭ Лю ФОРМИРУЕТСЯ ЗНаЧЕНИЕ го 0 =г, ++ Я 0 х 00, в регистр 11 записываетсяэлемент х 0, а в регистр 12 - элементхВ вычислительном...

Номер патента: 1585901

Опубликовано: 15.08.1990

Авторы: Ваховский, Коротин, Лужецкий, Попович, Стахов

МПК: H03M 13/53

Метки: кода, свертки, фибоначчи

...22 блока 1.г свертки появляется единичный сигнал, который черезэлемент ИЛИ 21 поступает на вход установки в "0" триггерА 18 блока этогоблока свертки и сбрасывает его в исходное нулевое состояние,В случае переключения триггеров17 блоков 1.1., 1.(.-1) и 1.(3.-2)свертки в состояние "000", "001",0 1 О0 1 11 0 1 Рт1 1 О1 1 19 Э 9являющееся результатом неправильногоьыполнения операции свертки исходногокода, на выходе элемента ИЛИ-НЕ 22блока 1. 1 свертки присутствует нулевойсигнал, который поступаетчерез элементИЛИ 21 на вход установки в "0" триг 30гера 18 этого блока свертки. В резуль"тате триггер 18 блока 1.х Свертки остается в единичном состоянии и единичньй сигнал с его прямого выходачерез элемент ИЛИ 2 поступает на выход 7...

Номер патента: 1587539

Опубликовано: 23.08.1990

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 17/16

Метки: вычисления, свертки

...а в обозначении Уномер указывает номер такта работы устройстваа,Устройство работает следующим образом.40В исходном состоянии регистры 15-17, 27-30 устанавливаются в нулевое состояние.Рассмотрим работу устройства при вычислении свертки для входного век тора Х (1,5) и начальных значений У (1,2) .+ (д)о хо Формула изобретения Устройство для вычисления свертки, содержащее матрицу Ро х 1 (Ро, 1 размерности соответственно вектора весовых коэффициентов ь 1) и выходного вектора у) вычислительных модулей, причем первый информационный вход (1,3) -го вычислительного модуля подключен к первому выходу (,1-1)-го вычислительного модуля (Г = Р, + 2, Р + Ро+ 1, 1 = 2 1; РУ - РазмеР- ность вектора весовых коэффициентов г), второй информационный вход На...