Патенты с меткой «квадратов»

Номер патента: 905816

Опубликовано: 15.02.1982

Авторы: Дудыкевич, Максимович

МПК: G06F 7/552

Метки: квадратного, квадратов, корня, суммы

...исходном положении счетчик 1устанавливается в нулевое состояние,а в счетчик 2 записывается цислоМ(0) = К , где И 1 т,- коэффициентМтт 50пересчета сцетчика 2; К - коэффициент пропорциональности. Триггер8 устанавливается в нулевое положение, закрывая при этом элемент10 И, Входные велициныф представленные в унитарном коде, поступаютпоследовательно на вход устройства.Причем, после постугления на входочередной величины по установоч 6ному входу 3 устроиства производит ся установка счетчика 1 и триггера 8 в исходное состояние. Счетчик 1 осуществляет подсчет входных импульсов, При достижении числа в счетчике 1 величины И 0)1 ю где Мт - коэФфициент пересчета счетчика 1, а К - коэффициент про - порциональности, на промежуточном выходе этого...

Номер патента: 943718

Опубликовано: 15.07.1982

Авторы: Алейнов, Власенко, Мирошников

МПК: G06F 7/552

Метки: двух, извлечения, квадратного, квадратов, корня, суммы, чисел

...фп. 1 представлена блок схема во регистром 5 сдвига и подается наЩАЕДЛаГаеМогО устройствай нафог. 2 - одну группу входов второго компаретораграак относительной погрешности вы, где прсазводится сравнение этогочнслений корня квадратного из суммы у 5 кода с кодомменьшего числа, поступаюквадратов двух чисел по приближенной щнм с выхода блока элементов И-ИЛИ 2формуле. иа другую группу входов второго компаУстройство содериат блок элементов ратара 4. Выходной сигнал второго коьИ ИЛИ 1, 2, первый компаратор 3, вто- паратора 4, соответствующий признакамрой компаратор 4, регистр 5 сдвига (на Зии 0,5 А.й В или 0,5 А В, с юитывает изодин разряд вправо), блок 6 памяти, ум- блока 6 памяти коды коэффцаентов,ножители 7 и 8, сумматор 9. Входами...

Номер патента: 955107

Опубликовано: 30.08.1982

Автор: Кротов

МПК: G06G 7/20

Метки: двух, извлечения, квадратного, квадратов, корня, напряжений, разности

...с выходом тактового генератора 10, на выходе интегратора включен РС-фильтр 11, состоящий из резистора 12 и конденсатора 13, вход которого соединен с выходом интегратора 1, в цепи обратной связи которого включен ключ 14 сброса, параллельно масштабному резистору 5 интегратора 2 включены последовательно соединенные первый 15 и второй 16 масштабные резисторы, общий вывод которых сое- ф 11 динен с выходом РС-фильтра и выхо ом ст ойства 17.При таком режиме работы устройствореализует функцию 1 Х" выходное напряжение постоянного тока устройств первое входное напряжени постоянного тока устройства;второе входное напряжени постоянного тока устройства;постоянные коэффициенты, отоспособность устройства где Оных х 1 а,Ьичем раб07 4напряжение, причем...

Номер патента: 955108

Опубликовано: 30.08.1982

Авторы: Дудыкевич, Максимович

МПК: G06G 7/20

Метки: извлечения, квадратов, корня, суммы

...В предлагаемом устили И 30 33(44) Ц 4(О):-, О 0,(О),(15) будем иметь 0(1 ь) ф Р=Технико-экономическая эффективность от внедрения данного устройства будет обусловлена значительным его упрощением, особенно при увеличении числа входных величин.Для реализации операции извлече 3 ния корня из суммы квадратов с помощью устройства прототипа при числе, входных величин, равном 10, понадобится двадцать двухвходовых сумма 4 Рт ОР =ОР Ф - О - О (О) ,Р 1 а гС учетом выражения (10) получим и,: )а).и,+и .аи,о)1. После П -го срабатывания блока 5 сравнения сдвигающий регистр 6 переходит в 1 +1 состояние, ключ 7, закрывается и процесс вычисления в устройстве завершается. Рри этом на выходе интегратора 2,будет зафиксировано напряжение ОР значение...

Номер патента: 957228

Опубликовано: 07.09.1982

Авторы: Крайний, Литвин

МПК: G06G 7/20

Метки: величин, двух, извлечения, квадратного, квадратов, корня, суммы

...максимального сигнала,второй вход которого через делительнапряжения подключен к выходу первого блока выделения максимального сиг"нала. ЮНа чертеже представлена блок-схемаустройства,Устройство содержит первый и вто"рой блоки 1, 2 выделения модуля, первый и второй блоки 3 5 выделения 25максимального сигнала, блок 4 выделе,ния минимального сигнала, делитель 6напряжения, трехвходовой сумматор 7.Устройство работает следующим об"разом. 30На входы первого и второго блоковвыделения модуля подаются входные сигналы И г и Оц на выходах указанныхблоков снимаются напряжения / О/иI О// соответственно, которые подаютсяна входы блоков выделения минимально-го 4 и максимального 3 сигналов. Навыходе блока 4 выделяется величина/и/и(/О/г/Иг) а на...

Номер патента: 982019

Опубликовано: 15.12.1982

Автор: Васев

МПК: G06G 7/20

Метки: двух, извлечения, квадратного, квадратов, корня, напряжений, суммы

...вхо ду трехвходового сумматора, я блок выделения наибольшего напряжения, входы которого подключены к выходам блоков выделениями модулей, а выход соединен со вторым входом трехвходового сумма.тора. Такое устройство обеспечивает вычислеяие квадратного корня по приближенформуле Вых х угде О 3 - входные напряжения,УЧ- нли оператор выделения нвибадьюего сигнала. устройства заключаневысокой точ повышение Белью изобретения ячности устройства,Поставленная пельв устройстве для достигается темизвлечения кввд Однако данное устройство обладает низкой точностью.Наиболее близким к предлагаемому по технической сущности является устройство, содержащее сумматор, входы которого соединены с выходами трех двуьвходовых квадраторов, второй вход которых...

Номер патента: 993256

Опубликовано: 30.01.1983

Авторы: Гузенко, Лисник, Пухов, Стасюк

МПК: G06F 7/544

Метки: вычисления, квадратов, разрядных, суммы, чисел

...(где 1 а 1,2 и) содержит 1 групп элементов И 10 и сдви нут относительно (1-1)-го на,одинразряд вниз. Сумматор 2 выполнен из(2 п) последовательно соединенныходноразрядных. сумматоров. Схема сравнения 3 выполнена из и сумматоров 11 25 по модулю два 12 и элемента ИЛИ 4,причем выход каждого 1-го сумматора.по модулю два 12 подключен к 1"мувходу.элемента ИЛИ 4, выход которого,соединен с выходом 9 регистрации кон- ЭО ца переходного процесса в устройстве. Каждая группа элементов И 10 матрицы 1 содержит К двухвходовых элементов И 13, причем первый вход каждого -го элемента И 13 ( у :з 1,2,К 35 является Л-1) -ым входом группйэлементов И 10 матрицы.1 и групп элементов И. Второй вход-го элемента И 13 группы элементов И 10 матрицы 1 из...

Номер патента: 997034

Опубликовано: 15.02.1983

Автор: Протченко

МПК: G06F 7/552

Метки: вычисления, двух, квадратного, квадратов, корня, суммы, чисел

...и сумматор, причем цервые и вторые входыкоммутатора подключены соответственно ко входным шинам величин х и у,. авыход - ко входу сумматора. Циклвычислений состоит из девяти тактов,задаваемых управляющими сигналами,Формируемыми с помощью распределителя импульсов. Операции вычитания,сдвига и сложения кодов выполняютсяпоследовательно, причем используется одна схема сувещрования, что связано с усложнением .схемы управления и коммутации, а также с необходимостью запоминаниярезультатов 2.Недостатками этоявляются повышеннаятуры и относительнодействие, которые яем последовательнойпроцесса вычисленийния определяется выр где Г - время выполнения однойоперации суьвщрования чисел;Ч - время записи одного числав сумматор или регистр;Сина - время...

Номер патента: 1001094

Опубликовано: 28.02.1983

Авторы: Лазебник, Малинин, Миронов, Новикова

МПК: G06F 7/552

Метки: извлечения, квадратного, квадратов, корня, суммы

...на второй управляющийвход с четвертого выхода блока 6 управления.Точность приближенной формулы ( 1)показана на примерах.Введем обозначения: оА - точное значение искомой величины;В - приближенное значение искомойвеличины;д - точность приближенной формулы 1в процентах.А = Х +Ч; б= Х+ Ь 1-а -Д 22 2,1 21 ХИ 1, 1 120Д:; й1 Х 1+Ь 1 2 21 х 1+Ь 1-д 4о = ЮО Й,АЭкономический эффект от использова ния предлагаемого изобретения достигается за счет применения приближенной формулы для вычисления поправок ( 1) и использования для этого множительноделительного блока, что позволяет ловы еить точность вычисления квадратного кор,"ня из суммы квадратов.Формула изобретенияУстройство для извлечения квадратного корня из суммы квадратов,...

Номер патента: 1015396

Опубликовано: 30.04.1983

Авторы: Башарулов, Проць, Шевченко

МПК: G06G 7/20

Метки: двух, извлечения, квадратного, квадратов, корня, напряжений, суммы

...квадратов входных напряжений;2.35Известное устройство не обладает возможностью определения корня квадратно-,го иэ суммы квадратов. входных напряже-.,ний противоположных знаков. Кроме того,ошибка и диапазон работы этого устрой ства, в основном, зависят от нелинейности работы широтно-импульсного мод)аятора.Цель изобретения - распюирение области применения за счет возможности обработки разнополярных входных напряжений.Поставленная цель достигается тем,что в уетройство для извлечения квадрм.ного корня иэ суммы квадратов двух 5напряжений, содержащее четыре ключаи интегратор, причем вход интеграторасоединен С выходом первого ключа, введены генератор тактовых импульсов,триггер, генератор эвспенещиально убйвающего напряжения, дифференцирующая5,1...

Номер патента: 1024905

Опубликовано: 23.06.1983

Авторы: Абакумов, Бантюков, Бантюкова, Голуб, Малиновский

МПК: G06F 7/38

Метки: вычисления, двух, квадратов, разности, чисел

...функциональная схема устройства для вычисления разности квадратов двух чисел,Устройство содержит накапливающий сумматор 1, сцетцик 2, первый, второй и третий триггеры 3-5, первый и второй элементы ф 6 и 7, первый и второй элементы ИЛИ. 8 и 9, первый и второй элементы 10 и 11 задержки, группу 12 элементов И, первый и второй формирователи 13 и 14 импульсов, причем входы установки в "1" второго и третьего триггеров 4 и 5 являются первым и вторым инфоомационными входами 15 и 16 устройства, прямой и инверсный выходы первого триггера 3 являются знаковыми выходами 17 и 18 устройства, прямой выход вто.рого триггера 4 соединен с первымивходами второго элемента И 7 и второго элемента ИЛИ 9, прямой выходтретьего триггера 5 соединен с вторыми...

Номер патента: 1027719

Опубликовано: 07.07.1983

Авторы: Клименко, Строковский

МПК: G06F 7/552

Метки: вычисления, двух, квадратного, квадратов, корня, суммы, чисел

...НЕ, причем пЕрвый выход распре делителя импульсов соединен.со входами первого и второго операндов ивторыми входами элементов И второйгруппы, второй выход распределителяимпульсов соединенс вторыми входамиэлементовИ,третьей группы и. управляющим входом регистра суммы, третийвыход распределителя импульсов соединен с.первыми входами элементовИ четвертой, пятой и шестой групп,управляющим входом регистра разности и входом первого элемента НБ,выход которого соединен с.вторымивходами. элементов И первой группы,выход знакового разряда регистра раз. - .ности соединен.с вторыми входами эле-.ментов И пятой группы и через второйэлемент НЕ с вторыми входамк элементов И четвертой группы, прямые и инверсные выходы разрядов регистра разности соединены...

Номер патента: 1086429

Опубликовано: 15.04.1984

Авторы: Кальянов, Кравченко, Лошкарев, Чинков

МПК: G06F 7/552

Метки: вычисления, квадратов, суммы, чисел

...чисел введены К40 ключей второй группы, третий элемент ИЛИ, К элементов НЕ, вторая группа элементов И, а накопитель выполнен реверсивным, причем выход каждого звена К-звенной линии задержки подключен к информационному45 входу соответствующего ключа второй группы, первый управляющий вход каждого ключа второй группы соединен с выходом соответствующего формиро" вателя строб-импульсов, второй управляющий вход каждого ключа второй группы соединен с выходом соответствующего элемента НЕ, вход каждого элемента НЕ соединен с соответствующим входом знака устройст" 55 ва и с вторым управляющим входом соответствующего ключа первой группы, выходы ключей второй группы 29 2соединены соответственно с входами третьего элемента ИЛИ, выход которого...

Номер патента: 1087994

Опубликовано: 23.04.1984

Авторы: Добрыдень, Федоров

МПК: G06F 7/62

Метки: вычислитель, двух, квадратов, разности, чисел

...элемент ИЛИ элемент 2 задержки, счетчик 3, сумматор 4 по модулю два, триггер 5, группу элементов И б, элемент И 7 и накапливающий сумматор 8, причем первый и второй входы элемента ИЛИ 1 соединены соответственно с первым и вторым входами сумматора 4 по модулю два и являются информационными входами вычислителя, второй вход элемента ИЛИ 1 соединен с первым входом элемента И 7, выход которого соединен с входом установки в "1". триггера 5,выход элемента ИЛИ 1 соединен с вхоцом элемента 2 задержки, выход которого соединен с тактовым входом счетчика 3, разрядные выходы счетчика 3 соединены с первыми входами элементов И 6 группы, вторые входы которых соеди- ф иены с выходом сумматора 4 по модулю два, вторым входом элемента И 7и с первым...

Номер патента: 1092500

Опубликовано: 15.05.1984

Автор: Добрыдень

МПК: G06F 7/552

Метки: величин, вычисления, квадратов, суммы, числоимпульсных

...во времени последовательность К)К ъК) )К 1 = О, где д ( К. Пусть переход от К, к К, ненулевых входных величин совершается после о входных импульсов (тактов), переход от К 2 к К после п, входных импульсов и т.д. Очевидно,пап ш; =п,(п п, =шах ш, .Тогда формула (3) может быть записана в виде 25 МХ о(. 2,Е (21+1) К:О Р =Ь.-1 п 1-1 п 2-1щ щ а =м(2 м)1( с (г 1+1)+г 2 г С -2 к "0 гпл ,"1-+% Е(г +Ч (4)сИ д-г Пусть далее, для записи числа К в двоичном позиционном коде требуется М разрядов. Тогда любое из чисел последовательности К может быть)представлено в видеоа. =дрыг ч г + с г(ы)Фи соответственно,-е слагаемое правой части формулы (4) - в виде(6)Именно в этом виде формирует слагаемые суммы (4) предлагаемое устройство. Шифратор 1, за счет...

Номер патента: 1101818

Опубликовано: 07.07.1984

Авторы: Галабурда, Кирюшкин, Пичугин, Трудов

МПК: G06F 7/552

Метки: двух, извлечения, квадратного, квадратов, корня, суммы, чисел

...вычисления квадратного корня.45Поставленная цель достигается тем,что в устройство для извлечения квадратного корня из суммы квадратов двухчисел, содержащее компаратор, первыйи второй коммутаторы, накапливающийсумматор, блок памяти, первый и второй умножители, первые входы которыхсоединены соответственно с выходамипервого и второго коммутаторов, управляющие входы которых соединены соответственно с первым и вторым выходами компаратора, первый вход которогосоединен с входом первого числа устройства и первыми информационными 18 2входамиесоответственно первого и второго коммутаторов, вторые входы которых соединены с вторым входом компаратора и входом второго числаустройства, вторые входы первого ивторого умножителей соединены...

Номер патента: 1116428

Опубликовано: 30.09.1984

Авторы: Ефремов, Лазебник, Малинин, Миронов, Новикова

МПК: G06F 7/552

Метки: извлечения, квадратного, квадратов, корня, суммы

...вход первой группы входов коммутатора 5 и запоминается в регистре промежуточного результата 8. Второй управляющий импульс блока 6 управления, поступающий на первый управляющий вход коммутатора 5, соединяет первую группу входов коммутатора 5 с его выходами, в результате величины 1 Х 1; 11; (1 Ъ 11 У) поступают на множительно-делительный блок 4, который вычисляет первую поправкупо формуле 1 Х 1 1 Ч 1451 Х 1+11Величина первой поправки поступает на вычитающий вход сумматора-вычитателя 3, где вырабатывается величина 50 111(1 + 1 Ц 1-Д.,) .Зта величина удваивается на сдвиговом регистре 7 и величина 2 (1 Х 1 ф 111- Ьд) поступает на третий информационный вход второй группы входов коммутатора 5,на первый 55 ,и второй информационные входы второй...

Номер патента: 1129610

Опубликовано: 15.12.1984

Авторы: Захарко, Теслюк

МПК: G06F 7/552

Метки: двух, извлечения, квадратного, квадратов, корня, суммы, чисел

...с управляющими входами первого и второго блоков элементов И-ИЛИ соответственно, блок памяти, выходы старших и младших разрядов которого подключены соответственно к первым входам первого и второго умножителей, выходы которьж соединены с первым и вторым входами сумматора соответственно, выход которого подключен к выходу устройства, входы первого и второго аргументов устройства соединены соответственно с первыми и вторыми информационными входами первого ивторого блоков элементов И-ИЛИ и компаратора, выходы первого и второго блоков элементов И-ИЛИ подключены соответственно к вторым входам первого и второго умножителей, введен блок деления, выход которого соединен с входом блока памяти, выходы первого и второго блоков элементов И-ИЛИ...

Номер патента: 1140133

Опубликовано: 15.02.1985

Авторы: Добрыдень, Литвинец, Фильштинский

МПК: G06G 7/20

Метки: величин, двух, извлечения, квадратного, квадратов, корня, суммы

...- повышение точности.Поставленная цель достигается 5 Отем, что устройство для извлечения квадратного корня иэ суммы квадратов двух величин, содержащее два блока вьделения модуля, входы которых являются входами устройства, а выходы 55 подключены к входам блока выделения минимального сигнала и к входам первого блока выделения максимального сигнала, выход которого соединенс первым входом сумматора и с входом делителя напряжения, первый выход которого и выход блока выделенияминимального сигнала соединены с входами второго блока выделения максимального сигнала, выход которогосоединен с вторым входом сумматора,выход блока вьщеления минимальногосигнала соединен с третьим входомсумматора, содержит третий и четвертый блоки вьщеления...

Номер патента: 1166105

Опубликовано: 07.07.1985

Авторы: Гуд, Добрыдень, Ковалюх

МПК: G06F 7/552

Метки: величин, вычисления, двух, квадратов, суммы, числоимпульсных

...с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и входом первого разряда сумматора, входы разрядов с второго по (и+1)-й которого соединены соответст. венно с выходами элементов ИЛИ группы, вход (и+2)-го разряда сумматора соединен с выходом и-го элемента И второй группы, вторые входы элементов И которой соединены соответственно с разрядными выходами счетчика, счетный вход которого соединен с выходом элемента задержки, вход кото.рого соединен с выходом элемента ИЛИ,На чертеже дана блок-схема предлагаемого устройства.Устройство содержит элемент ИЛИ 1, элемент 2, задержки, счетчик 3, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, группы элементов И 5 и 6, элемент И 7, группу элементов ИЛИ 8, сумматор 9, выполненныйнакапливающим.В основу работЬ устройства положено...

Номер патента: 1166145

Опубликовано: 07.07.1985

Авторы: Зедгенидзе, Зукакишвили, Карягин, Пичхадзе, Тертерашвили

МПК: G06G 7/20

Метки: извлечения, квадратного, квадратов, корня, суммы

...устройств являются сложность схемной реализации и низкаяточность выполнения операции.Наиболее близким по технической сущности к изобретению является устройство,содержащее два множительно-делительныхблока, входы сомножителей которых соединены с соответствующими входами устройства, их выходы - с входами сумматора,выход которого подключен к входам делителя множительно-делительных блоков 2.Недостатком известного устройства является сложность схемной реализации.Целью изобретения является упрощениеустройства.Цель достигается тем, что устройстводля извлечения корня квадратного из суммы квадратов, содержащее множительноделительный блок, входы первого и второгосомножителей которого соединены с первым входом устройства, и первый сумматор,первый...

Номер патента: 1187164

Опубликовано: 23.10.1985

Авторы: Корнев, Панасюк, Руденко

МПК: G06F 7/544, G06F 7/552

Метки: вычисления, двух, квадратов, разности, чисел

..."О", в счетчиках 3 и 4 записаны числа (2 -1/, где т - чистло разрядов счетчиков (цепи установки в исходное состояние не показаны), Формирователи 1 и 2 импульсовпо переднему фронту каждого иэ входных импульсов формируют выходныеимпульсы калиброванные по уровню 50(например, уровню ТТЛ) и длительности (длительность выходных импульсовне должна превышать длительностисамого короткого из входных импульсов),55При поступлении на один из входов устройства, например на вход 7,первого импульса числоимпульсного 64кода первого аргумента, формирователь 1 сформирует выходной импульс,который поступает на счетный входвторого разряда первого счетчика 3и первый вход элемента И 12,В первом счетчике 3 будет записано число "1"., блок 6 выдает насчет...

Номер патента: 1196854

Опубликовано: 07.12.1985

Авторы: Ваврук, Елагин, Тимофеенко, Филимонов

МПК: G06F 7/544, G06F 7/552

Метки: вычисления, квадратного, квадратов, корня, суммы, чисел

...значение /х/, Е1х ( х то с 20 ия заключаетсяфункции кт в два этапа. происх х+ х этап в ислени матс 0/х /.ия35 о, ошибка вычисл ошибка вычислен Как извесх- (37 т,а - Г( 67., Устройств обтает следую разом.на перПо начальному пуску (цепи начальной установки на фиг. 1, не приведены) вырабатывается тактовый импульс Т 1 (фиг.2), по переднему фронту которого осуществляется запись операн- вычита дов в регистры 1-3. Блок 5 построен так, что на первых выходах получаем . суммат большее число, на вторых - среднее, на третьих - меньшее. Для описания дальнейшей работы примем, что/х / 7, /х/ 7 /хЗ/, т.е. на первом выходе блока 5 - х, на третьем -ЗвНа втором выходе распределителя 4 импульсов - уровень логического ус нуля, что свидетельствует о том,...

Номер патента: 1238065

Опубликовано: 15.06.1986

Авторы: Ваврук, Захарко, Мельник, Москаленко, Цмоць

МПК: G06F 7/552

Метки: двух, извлечения, квадратного, квадратов, корня, суммы, чисел

...ь,й1-1Устройство работает следующим образом.На входы схемы 7 сравнения подаются коды положительных входных чисел. Сигнал с выхода блока сравнения разрешает прохождение кода большего числа на выход первого коммутатора 8 и меньшего числа на выход второго коммутатора 9. Сигналом по входу 3 эти числа записываются в первый 10 и второй 11 ре 25 30 35 40 45 50 55 гистры; - разрядный результат деленияс выхода делителя 14 представляетсобой номер подынтервала, которыйзаписывается в третий регистр 12,В блоке памяти коэффициентов хранятся частичные суммы выражения (2)для всех диапазонов. В каждой итерации вычислений выполняется следующая операция: сдвиг содержимогопервого 10 и второго 11 регистроввправо на Р разрядов, сложениесдвинутого содержимого...

Номер патента: 1262488

Опубликовано: 07.10.1986

Авторы: Ваврук, Мельник, Цмоць

МПК: G06F 7/552

Метки: вычисления, квадратного, квадратов, корня, суммы, трех, чисел

...регистры 1 к 2. Далее происходитвычитание на вычитателе 10 содержимого регистра 2 от регистра 1, т.е,Формируется значение (х+х-о,которое в момент 1 записывается в3регистр 1,Далее через коммутаторы 5 и 8 наумножителе 11 формируется (6)11поступающий на один из входов делителя 12, на другой вход которого по-ступает значение 2(.х, +х-о )Умножение на два сделано монтажнона коммутаторе 8, т.е. в момент 1в регистр 2 записывается значениеБ,3 = в, , полученное12 2 Цх 1 +хгс делителя 12. Потом формируетсяна вычитателе 10 значение кл, которое записывается в момент. 1 в ре 5гистр 1, После этого через коммутатор4 проходит информация с регистра 3.Работа устройства происходит аналогично рассмотренному с той разницейчто вместо х,1 -2, вместо х х 1,...

Номер патента: 1285466

Опубликовано: 23.01.1987

Автор: Ваврук

МПК: G06F 7/552

Метки: вычисления, квадратного, квадратов, корня, суммы, чисел

...на входы блока 4 вычисления квадратного корня иэ значения суммы квадратов двух чисел, на котором определяется значение У 1, которое записывается по импульсу на третьем выходе распределителя 1 импульсов в регистр 6 суммы. В блоке регистров 5 сдвига записаны числа с выходов узла 2. После этого на втором выходе распределителя 1 иМпульсов устанавливается единичный уровень, разрешающий прохождение на выход информации с второй группы входов, т. е. Х, г и У 1. Вычисленное значение Уг по следующему импульсу на третьем выходе распределителя 1 импульсов записывается в регистр 6 суммы. После этого на четвертом выходе распределд 1 теля 1 импульсов формируется импульс, по которому осуществляется сдвиг информации на регистрах 5 сдвига, т. е. на...

Номер патента: 1312618

Опубликовано: 23.05.1987

Автор: Ерихов

МПК: G06G 7/20

Метки: двух, извлечения, квадратного, квадратов, корня, напряжений, суммы

...на первом входе схемы 3 уравнения имеет вид п 4 =к 4 х 1, где Е - коэффициент усиления по пер 5 вому входу схемы 3 сравнения.Если коэффициенты усиления интеграторов 2,7 и 8 выбраны равными1 7 к д 1/7 к = 2/7, где 7 - постоянная времени интеграторов, а 1 =1/2, напряжение на втором входе5 схемы 3 сравнения имеет вид Таким образом, пви поступлении тактового импульса Уф(0)Уг (О) и на выходе схемы 3 сравнения присутствует нулевой сигнал. Моменты срабатывания схемы 3 сравнения определяются из условия(С)У (С)., Под 1 гставляя в это уравнение значения Ой1 и г и решая его относительно С, получаем моменты срабатывания схемы 3 сравнения С 7 (х+у- (1 х+ у ) 2 -2 х 1 у / Так как Ц (г) ) ц(с) .при 0 с С с с,;%13(с) с У, (с) при с, с с с...

Номер патента: 1322269

Опубликовано: 07.07.1987

Авторы: Золотовский, Коробков

МПК: G06F 7/544

Метки: извлечения, квадратов, корня, суммы, трех, чисел

...Б; в предположении, что г-ый разряд ПЛ, равен 1 со знаком минус.1В сумматоре 15 сформируется суммаг8= Х +У +г-П,По затухании переходных процессов подается сигнал Са на вход 20. Если ЯО, триггер 17 остается в единичном состоянии Игу = 1). Если БО, в триггер 17 запишется инверсия знака суммы 51 т,е. он перейдет в нулевое состояние Игэ, = О). По затухании переходных процессов, вызванных сигналом С , цикл завершается. На вход 8 подается следующий сигнал С, и выполняется следующий цикл. После выполнения (и+2)-го цикла в триггере 17 будет записан младший разряд функции Р, в регистре 7 - остальные разряды.Формула изобретенияУстройство для извлечения корня из суммы квадратов трех чисел, содержащее пять регистров, три сумматора, четыре...

Номер патента: 1324026

Опубликовано: 15.07.1987

Авторы: Адамов, Бондаренко, Ванюшин

МПК: G06F 7/552

Метки: квадратного, квадратов, корня, суммы

...И 8 закрыт сигналом с распределителя 9, Код с выхода квадратора 5, соответствующий величине Х, поступает через мультиплексор 2 на вход блока 3 суммирования и записывается в буферный регистр 11, в ечение П -П периодов генератора 1 импульсов происходит запись кода величины Х анаб 2логично записи величины Х, а в течение П -П ,периодов происходит запись величины Х в буферный регистр 10, В течение П периодов сигнал на выходе распрецелителя 9 импульсов обеспечивает операцию суммирования в АЛУ 12 и на выходе блока 3 суммирования появляется код, соответствующий величине Х + Х , которыйг гзаписывается в регистр ч. В течение Пь периодов укаэанный код через мультиплексор 2 записывается в регистр 11 блока 3 суммирования,после чего все коды,...

Номер патента: 1325522

Опубликовано: 23.07.1987

Автор: Сандомирский

МПК: G06G 7/20

Метки: извлечения, квадратного, квадратов, корня, суммы

...опрокидывает К-тригер 9 и запускает (разблокирует) интеграторы 1 и 7. Напряжение на выходе интсч ритора 4 возрастает линейно с масшта. бом, определяемым величиной опорного напряжения 13 п и постоянной интегрирования ть Оно поступает на входы схем 21 - ; 2 сравнения, а также с весовым коэффициентом, равным двум, -- ца вычитаюгций вход блока 6 вычитания. При достижении напряжением интегратора 4 величины очередного входного сигнала соответствующая схема сравнения срабатывает и отключает это входное цапряжение от входа сумматора 5.Таким образом, каждое входное напряжение И, интегрируется интегратором 7 в тсИ,чецие времени 1; = тц, а напряжение на выходе интегратора 4 после срабатывания всех схем сравнения имеет вид:нт 1,оотт При ;:;. к...