Устройство для извлечения квадратного корня из суммы квадратов двух чисел

(71) Заявитель ЛЕЧЕНИЯ КВАДРАТНОГО КОРТОВ ДВУХ ЧИСЕЛ) УСТРОЙСТВО ДЛЯ ИЗ СУММЫ КВА ение в квадрав компара 1 2. Изобретение относится к вычислитель- поступало число большее и половина н й технике и может быть использовано меньшего. Путем приближенного вычисв специализнроьанных цифровых устрой- ленин находится значение квадратного ствах. корня из суммы тов в сЖтветстИзвестно устройство вычисления вни с алгоритмом 4+В е А 0,56 квадратного корня из суммы квадратов, при А)В или В + 0,5 А при В(А 2 . содеркащее регистры первого и второго Это устройство отличается простотой, операнда, сумматор, регистр сдвига, высбким быстродействием, но низкой группы элементов И-ИЛИ, распредели- точностью вычисления (максимальная тель импульсов 11относительная погрещность вычисленияЭто устройство обладает малым бы- около 12%.стродействием н малой точностью вы-Цель изобретения - повыш точчисл ения. ности вычисления.Наиболее близким по технической Поставленная цель достигается тем, сущности к предложенному является уст чго в устройство для иэвлечещя квадратройство извлечения квадратного корня ного корня из суммы квадратов двух нз суммы квадратов, содержащее эле- чисел, содержащее первый компаратор, менты И-ИЛИ, регистры сдвига, компа- первый и второй выходы которого подраторт сумматоре юаочены к управляюп им входам первогоЧисла, возводимые т, срав .и второго блоков элементов И-ИЛИ соотниваются между собой торе. ветственно, регистр сдвига, информаВыходной сигнал компаратора исполь- цисещый вход которого подипочен к вызуется для коммутации кодов чисел та- ходу первого блока элементов И-ИЛИ ким образом, чтобы на сумматор всегда; и сумматор, введены блок памяти, вто3 943718 4рой компаратор, первый и второй умно- линейной аппроксимирующей функцией вииютююй выходи которвпс подключены к 1 ю (АЦРйе 1дРА+АА1 А(А 8 РА: соответствуюшим входам сумматора,первые входы первого и второго умно- где р и С - коэффщненты управлениянетелей подключены к первому и второ-, 5 аппроксимирующей прямой,му выходам блока памяти соответствен- Возможный диапазон представленияно, вторые входы первого и второго щсел А и В разбит на два поддиапазонаумножителей соединены с выходами пер,5 А йВ и 0,5; В, причем в каждомвого и второго блоков элементов И-ИЛИ поддиапазоне использована своя аппроксоответственно, первый и второй входы ю симирующая функция.второго компаратара соединены соответ- Устройство работает следующим обраственно с выходом регистра сдвига и с эом.выходом второго блока элементов И-ИЛИ, На вход первого .компаратора 3 ивыход второго кампаратора соединен с фржов.элементов И ИЛИ 1 и 2 подаютвходом блока памяти, первый и второй 5 ся коды положительных входных чисел.входы первого компаратора подключены к При этом выходной сигнал компараторапервому, и второму входам устройства 3 разрешает прохождение кода большегосоответственно, и к первым и вторым .числа А на выход блока элементовинформационным входам первого и второ- И-ИЛИ 1 и меньшего числа В на выходго блоков элементов И-ИЛИ состветст блока элементов И-ИЛИ 2, Код большевенно. го числа сдвигается на один разряд вцра.- На фп. 1 представлена блок схема во регистром 5 сдвига и подается наЩАЕДЛаГаеМогО устройствай нафог. 2 - одну группу входов второго компаретораграак относительной погрешности вы, где прсазводится сравнение этогочнслений корня квадратного из суммы у 5 кода с кодомменьшего числа, поступаюквадратов двух чисел по приближенной щнм с выхода блока элементов И-ИЛИ 2формуле. иа другую группу входов второго компаУстройство содериат блок элементов ратара 4. Выходной сигнал второго коьИ ИЛИ 1, 2, первый компаратор 3, вто- паратора 4, соответствующий признакамрой компаратор 4, регистр 5 сдвига (на Зии 0,5 А.й В или 0,5 А В, с юитывает изодин разряд вправо), блок 6 памяти, ум- блока 6 памяти коды коэффцаентов,ножители 7 и 8, сумматор 9. Входами принадлежащих одному иэ двух поддиапаустройства являкеся информационные зсеюв,входы элементов И-ИЛИ 1, 2 и входы Код числа А и код соответствующегокомпаратора 3.35коэффициента ( перемножаются в умноУправляющке входы блоков элементов жителе 7, а код числа В и соответствуюИ-ИЛИ 1 и 2 соединены соответственнощего коэффициентав умнажителе 8.с прямым и инверсными выходами ком- Прсеюведениа с выходов умиозителей 7паратора 3. Выходы блока. элементов и.8 суммируются сумматором 9, на выИ-ИЛИ 1. подключены к умиожргелю 7 ходе которого образуется код результата40и регистру.5 сдвига, а выход блока вы щсления,элементов И-ИЛИ 2 подключены к умно- Рассчитанные значения коэффщиентовжителю 8 н второму компаратору 4, с и р жя указанной аппроксямирующейЯугой вход кодорого соединен с регист-. функции составляют соответственнором 5 сдвига, а выход второго компара,986 и 0,236 для первого поддиапазотора 4 подключен к блоку 6 памяти. Вы- на и 0,815 и 0,591 для второго по 45ходы блок памяти подключены к соот. диапазонавйвв в й й й. вЕв, вв . , й,Находы умножителей подключены к вхо- видно, что относительная погрешностьдам сумматора 9 и с выходов которогопредлагаемого устройства составляетсчитывается результат вычислений.501 и 4% на первом подднапазоне н не болееРабсеа устройства основан на исполь 0,80% на втором подднапазоне.эовании алгоритма щабпиженного вычио- Использование данного изобретенияленин квадратного корня из суммы квад- позваиет увеличить точность в 4 раза,ратов и Ваюпочается в аеыиче функщю по сравнению с х и в 8 раа по сревйДа 8.)А Яф,(А, к ы нению с 21,формула изобретенияоне - х )В)Устройство для извлечения квадратА ного корня нз суммы квадратов двух5 943718 6чисел, содержащее.первый компаратор, ветственно, первый и второй входы втопервый и второй выходы которого под- рого компаратора соединены соответстВ Ми второго блоков элемятов И-ИЛИ со:васодом второго блока элементов И-ИЛИ, ответственно, регистр сдвига, информа- З выход второго компаратора соединен с ционный вход которого подключен к вы- входом блока памяти, первый и второй ходу первого блока элементов И-ИЛИ;входы первого компаратора подключены исумматор, отличающееся к первому и второму входам устройства тем чГО, с целью повышения точностн 1 соответственно и к первым и втОРым в него введены блок памяти, втоРой 10 информационным входам первого и второ компаратор, первый и второй умножите- го блоков элементов И-ИЛИ соответсвли, выходы которых подключены к соот- венно.ветствующим входам сумматора, первыевходы первог и второго умножителей Истощен информацяи,подключены к первому и второму выхо принятые во щамание при экспертизе дам блока памяти соответственно, вто- . 1. Авторское свидетельство СССР рые входы первого и второго умнсюкнте- М 627477, кл. б 06 Р 7/552, 1977. лей соединены с выходами первого и 2. Патент США % 3829671, второго блоков элементов И-ИЛИ соог-, кп. 235-158, опубли.1974 прототип),943718 Составитель В. ЗеменковТехред М. Рейвес Корректор У. Пономаренко А. Долини е 56 Тираж 73 Подпи ВНИИПИ Государственного комитета по делам изобретений и откры 113035, Москва, Ж, Раушская