Патенты с меткой «двоичной»

Номер патента: 919118

Опубликовано: 07.04.1982

Автор: Каминский

МПК: H04L 1/00

Метки: двоичной, достоверности, информации, контрольной

...символовсчетчиков 8, на его выходе проявляется сигнал, поданный к установочнымвходам входного и дополнительноготриггеров 9 и 10, В результате этогооткрываются первый и второй выходныеклапаны 3 и 4, а первый и второйформирователи 12 и 17 переключаютсяиз режима синхронизации в режим ге-.нерирования контрольных последонательностей. Первый и второй формирователи 12 и 17 работают синхронно, последовательности сигналов, поступающие на входы второго сумматора 2 полностью совпадают, и через открытыйвторой выходной клапан 4 на выходустройства поступает нулевая последонательность, характеризующая нор.мальный режим работ. Одновременнос этим через открытый первый выходнойклапан 3 с первого сумматора 1 навыход устройства поступает потокошибок. Он...

Номер патента: 924885

Опубликовано: 30.04.1982

Авторы: Дударов, Максименко

МПК: H04J 3/06

Метки: ввода, двоичной, информации

...который складывает содержимое всех счетчиков реверсивного счетчика 3 и вырабатывает код;-, который через пороговый блок 8 управляет частотой РСЧ управляемого генератора 9. Если ,С не выходи-. за пределы выбранных порогов, то частота Рч имеет юминальное значение. При превышении величинойверхнего .порога пороговый блок 8 изменяет код на входе управляе; - мого генератора 9 так, что частота Рс, возрастает, считывание информации про 50 3 924885вый блок и управляемый генератор, выходкоторого подключен к первому входураспределителя считывания, второй входкоторого соединен с первым выходом формирователя управляющего сигнала, входыкоторого соединешс выходами реверсивного счетчика и с входами сумматора,выход которого через пороговый блокподключен...

Номер патента: 968807

Опубликовано: 23.10.1982

Автор: Аристов

МПК: G06F 7/49

Метки: двоичной, избыточной, последовательное, системе, сложения, счисления

...соединены соответственно с выходами второгои третьего элементов НЕ и входом первого элемента НЕ, входы восьмого элемента. И соединены соответственно с выходами первого элемента .И, третьегоэлемента НЕ и четвертым входом блока,входы девятого элемента И соединены сответственно с выходами второго элемента НЕ, второго элемента И и первым вхдом элемента НЕРАВНОЗНАЧНОСТЬ, входы десятого элемента И соединены соответственно с выходами первого и второгэлементов И и вторым входом элементаНЕРАВНОЗНАЧНОСТЬ, выходы элементоИ с третьего по шестой соединены с входами первого элемента ИЛИ, выход которого соединен с первым выходом блокаформирования отрицательной суммы и положительного переноса, второй выход которого соединен с выходом второго элемента...

Номер патента: 997032

Опубликовано: 15.02.1983

Автор: Телековец

МПК: G06F 7/49

Метки: двоичной, избыточной, системе, сложения, счисления

...первого и второго элементов НЕ 13 и 14 и подключены к выходам соответственно первого и второго элементов ИЛИ 3 и 8. Прямые ныходы первого и второго О-триггеров 9 и 10 подключены к третьим входам соответственно второго и первого элементов 2 И-ИЛИ 11 и 12, четвертые входы которых соединены с выходами соответственно первого и второго элементов НЕ 13 и 14, а выходы соединены с выходными шинами 15 и 16 результата устройства.Любое число А в двоичной избыточной системе счисления с цифрами 1,0, 1 можно передавать по двум шинам А+ и А" в виде последовательности двухразрядных двоичных чисел.При сложении только положительных чисел слагаемые поступают в устройство по шинам 1 и 2 положительных значений, а при сложении .только отрицательных чисел...

Номер патента: 1003073

Опубликовано: 07.03.1983

Авторы: Шпильберг, Яворовский

МПК: G06F 7/49

Метки: алгебраического, двоичной, избыточной, системе, сложения, счисления

...состоит в ал-Я гебраическом преобразовании трех слагаемых в два на одноразрядном двоичном сумматоре,1. Оставшееся четвертое слагаемое, слагаемое, полученное на выходах суммы блока 1, и слагаепоследующего разряда, выход суммы одноразрядного двоичного сумматора второго каскада данного разряда и выход переноса одноразрядного двоичного сумматора второго каскада преды. дущего разряда являются выходами дан. ного разряда устройства.На чертеже изображена функциональ. ная схема устройства.Устройство содержит блоки формирования суммы и переноса первого и второго каскадов, выполненные соответственно на одноразрядных двоичных сумматорах первого и второго каскадов 1 и 2. Входы первого, второго слагаемых и переноса блока 1 подключены соответственно...

Номер патента: 1005044

Опубликовано: 15.03.1983

Авторы: Кобяк, Шемаров, Ярмолик

МПК: G06F 7/58

Метки: генератор, двоичной, равновероятной, цифры

...шум ) и т.д.фукционирование генератора равновероятной двоичной цифры происходитследующим образом,На выходе генератора 1 тактовыхимпульсов формируется последовательность прямоугольных импульсов,фиг. За), которые поступают на вторые входы третьего 4 и четнертого,5 .элементов ЛИ-НЕ. В первоначальныймомент на, выходе генератора 1 генерируется нысокий уровень эквивалентный логической единице (фиг. За).На выходах элементов 4 и 5 фиксируется значение логического нуля,которое сохраняет предыдущеесостояние к 5-триггера состоящего изэлементов 2 и 3, Предположим, чтона выходе В 5-триггера зафиксировано значение нуля, соответственнона нулевом выходе выходе элемента 3 ) фиксируется значение логической единицы фиг. Зб). В момент времени1 когда на...

Номер патента: 1015371

Опубликовано: 30.04.1983

Автор: Аристов

МПК: G06F 7/49

Метки: вычитания, двоичной, избыточной, системе, сложения, счисления

...входы каждого элемента ИЛИ соединены с выходами элементов И соответствующей группы, а выходы - с соответствующими выходами блока, входы элементов НЕ подключены к соответствующим информационным входам блока, вход первого элемента НЕ соединен с первыми входами первых элементов И первой и.второй групп, выход первого элемента НЕ соединен с первыми входами второго и третьего элементов И первой группы, первые входы второго и третьего элементов И второй группы соединены с первым и вторым управляющими входами блока соответственно, первые входы четвертых элементов И первой и второй групп подключены к входу первого элемента НЕ, выход второго элемента НЕ соединен с вторыми входами первых и третьих элементов И первой и второй групп, вторые...

Номер патента: 1015388

Опубликовано: 30.04.1983

Авторы: Берсон, Кизуб, Княжицын, Марголин

МПК: G06F 11/10

Метки: двоичной, информации, четность

...разрядои регистра 1, немаскируемые разряды которого считываются с выходов 8, формирование требуемой полярности признака четности при отсутствиимаскирования в случае четного или нечетного количества маскируемых разрядов.Пусть в регистре 1 (фиг. 1) записанкод 11 с контрольным разрядом равным1 (контроль на нечетность), При отсутствии маски (на входы 3 поступает логическая ф 1 ф) на выходах элементов 5блока 2 будет код ОО, на выходах элементов 6 блока 2 - код 11. На выходеблока 4 с учетом контрольного разряда З 0сформируется признак исправности работырегистра 1 в виде уровня логической1 фОшибка в регистре 1 (выдача 0 вмеото 1) изменит выходной код элементов5, но не изменит выходной код элементов 6, что приведет к изменению четности единиц...

Номер патента: 1019654

Опубликовано: 23.05.1983

Авторы: Волчков, Коротков, Рубцов, Щукин

МПК: H04L 7/06

Метки: двоичной, информации, приемо-передачи

...элемент И 17, третий сумматор 18 по модулю два регистр 19 обнаружения 5 ошибок, опорный датчик. 20 синхропосылки, четвертый сумматор 21 по модулю два, первый 22 и второй 23 ана-.лизаторы инверсной последовательности, первый 24 и второй 25 элементы 1 О ИЛЙ, триггер 26 формирования импуль"сов служебной информации, пятый сумматор 27 по модулю два, первый 28и второй 29 регистры задержки,устройство работает следующим 15 образомНа вход формирующего регистра 1подается последовательность информационных символов, которая после соответствующей задержки в этом ре гистре подается на первый вход ком"мутатора 5, Одновременно Формируется последовательность проверочныхсимволов путем суммирования по модулю два информационных символов,...

Номер патента: 1035819

Опубликовано: 15.08.1983

Авторы: Королев, Купеев

МПК: H03M 13/23

Метки: двоичной, декодирования, информации, кодами, кодирования, сверточными

...каналакодирования ).выхода каждого коммутатора 2 разделения ветвей информационные подпотоки поступают на входы коммутаторов 3объединения-ветвей и на входы кодеров 4 каждого канала кодирования. Вкодерах из информационных символов формируются провероцные символы, которыеобъединяются в проверочные последовательности. Формирование проверочныхпоследовательностей производится всоответствии с выбранными порождающими полиномами сверточных кодов каждого канала кодирования.Во втором канале кодирования сформированная проверочная последовательность поступает на один из входовкоммутатора 3 объединения ветвей,который формирует кодовую,последова.тельность путем объединения информационных подпотоков и подпотока проверочной последовательности.С выхода...

Номер патента: 1042011

Опубликовано: 15.09.1983

Автор: Телековец

МПК: G06F 7/49

Метки: двоичной, избыточной, системе, сумматор, счисления

...И-НЕ подключены к выходу седьмого элемента И-НЕ и к второму 65 Ч-входу первого РЧ-триггера, прямойвыход суммы которого подключен кпервому К-входу первого КЯ-триггераи к седьмым входам первого и второгоэлементов И-НЕ, восьмые входы которых соединены с прямым выходом переноса первого РУ-триггера, выходдевятого элемента И-НЕ соединен стретьим входом второго элемента И-НЕ,выходы лервого и второго, элементовИ-НЕ подключены соотнетственно к пер.ному и второму Я-входам первогоКЯ-триггера, второй К-вход которогосоединен с выходом третьего блока фор.мирования результата, выход десятогоэлемента И-НЕ соединен с первымЧ-нходом второго РУ-триггера, с третьим входом четвертого и с пятымвходом пятого элементов(И-ЙЕ, выходвосьмого элемента И-НЕ...

Номер патента: 1059568

Опубликовано: 07.12.1983

Авторы: Жабин, Корнейчук, Макаров, Тарасенко

МПК: G06F 7/52

Метки: двоичной, избыточной, системе, умножения

...третийинформационный вход суммирующего блока соединен соответственно с вторыми входами пяти старшихразрядов третьего сумматора и вторьм входом младшего раЗряда четвертого сумматора, второй информационныйвход суммирующего блока соединен соответственно с первыми входами пятистарших разрядов второго сумматораи первым входом младшего Разрядавторого сумматора, первая, вторая итретья группы входов четвертого сумматора соединены соответственновыходами суммы и переносов второгосумматора и выходами переносов третьего сумматора, выходы суммы и пе-.реносов четвертого суьюаатора ооединены соответственно с первой и второйгруппами инФормационных входов пятого сумматора, третья группа входовкоторого соединена с четвертой группой информационных...

Номер патента: 1059633

Опубликовано: 07.12.1983

Автор: Абугов

МПК: H04J 3/06

Метки: асинхронного, ввода, двоичной, информации, канал, связи, цифровой

...блоки введения вспомогательных сигналов, а также последовательно соединенные счетчик циклов, блок изменения цикла на один такт и распределитель импульсов, причем второй и третий выходы блока эластичной памяти соединены с соответствующими входами блока фиксации фазового сдвига, а первый, второй, третий и четвертый выходы распределителя импульсов подключены соответственно к первым уцравляюцимвходам счетчика циклов, блока эластичной памяти, первого и второго блоков введения вспомогательных сигналов, а на приемной стороне- блок выделения вспомогательных сигналов, приемник синхрониэирующих сигналов, последовательно соединенные блок изменения цикла на один такт, распределитель импульсов,.блок восстановления тактовых импульсов и блок...

Номер патента: 1068942

Опубликовано: 23.01.1984

Автор: Павличенко

МПК: G06F 11/08

Метки: бергера, двоичной, информации, кодах

...введеныблоков сравнения, причем выходы контрольного регистра соединены соответственно с первым и вторым прямыми45 входами первого блока сравненияи первыми прямыми входами остальныхблоков сравнения, выходы результатапервых сумматоров первой и второйгрупл соединены соответственно спервым и вторым инверсными входами50 первого блока сравнения, выход результата каждого первого сумматора" -й группы (31 1 Й К ) соединенс первым инверсным входом (1-1)-гоблока сравнения, выход переполнения55 сумматора К -й группы соединен спервым инверсным входом к -го блокасравнения, первый и второй выходыкаждого-го блока сравнения(1 -Е ы ( -1) соединены соответствен 60 но с вторыми прямым и инверсным входами (С+1)-го блока сравнения, выходы К -го блока...

Номер патента: 1069180

Опубликовано: 23.01.1984

Авторы: Деревянных, Письмеров, Рычева

МПК: H04L 1/00

Метки: двоичной, достоверности, информации, передачи

...передаче информации. Поэтомуконтроль достверности производитсянеоперативно,Цель изобретения - уменьшение вре.мени определения достоверности передачи двоичной информации при сохранении точности.Поставленная цель достигаетсятем, что в устройство для определения достоверности передачи двоичной информации, содержащее последовательно соединенные блок пересчетаи блок индикации, последовательносоединенные формирователь интервалов анализа и счетчик допустимогочисла ошибок, последовательно сое -диненные блок поэлементной синхронизации, блок цикловой синхронизацииблок запрета, датчик контрольногосигнала, блок сравнения, измерительдлительности безошибочных интервалов, блок совпадения, второй входкоторого соединен с выходом счетчика допустимого...

Номер патента: 1075429

Опубликовано: 23.02.1984

Авторы: Медведев, Субботин

МПК: H04L 5/22

Метки: временным, двоичной, информации, многоканальная, передачи, уплотнением

...выходной согласующий блок 19блок 20 назначения приоритетов,адаптивный коммутатор 21, блок 22регистров. адресов, блок 23 формирования кода, блок 24 распределения,блок 25 введения служебных символов, блок 26 выбора канала, а наприемной стороне 27 - входной согласующий блок 28, распределитель29, коммутатор 30, блок 31 выделения кода, блоки 32 выделения информации, командного сообщения,блок 33 памяти, декодирующие бло-ки 34, причем приемная и передающая стороны соединены каналом 35связи,ход которого соединен с входами сумматора, выход которого через выходной соглас,ющий блок подключен к входу канала связи, и распределителя, блок назначения приоритетов, выходы которого подключены к входам адаптивного коммутатора,.выходы . которого...

Номер патента: 1089581

Опубликовано: 30.04.1984

Авторы: Берсон, Марголин, Червяков

МПК: G06F 11/08

Метки: двоичной, информации

...входы первого элемента каж третьего и четвертого элементов дой из групп 1 и 2 соединены. Выходгера 2 соединен с (0+11)-м входом . сумматора 5, Выход элемента И"НЕ 23 соединен с вторым входом элеМента И-НЕ 22.При контропе реверсивного счетчика его входы режима счета, разрешения параллельной записи и синхронизации соединяют соответственно с входами 18, 24 и 26 устройства, а выходы счетчика - с шиной 23 контролируемых входовПри наличии у проверяемого счетчика двух входов синхронизации (для прямого и обратного счета) разрешение прохождения на них тактовых сигналов с входа 26 в зависимости от режима (прямой или обратный счет) осуществляется с помощью сигналов на входе 18 и выходе 17.При контроле, реверсивного регист ра сдвига его входы...

Номер патента: 1115061

Опубликовано: 23.09.1984

Авторы: Алеев, Кондратьев, Савкин, Чудов

МПК: G06F 17/16

Метки: выбора, двоичной, матрицы, первым, переставляемого, размером, столбца, столбцом

...матрицу элементов 2 памяти, первую группу 3 элементов НЕ 4, первую группу 5 элементов И 6, вторую группу 7 элементов НЕ 8, третью группу 9 элементов И 10, элемент ИЛИНЕ 11, третью группу 12 элементов НЕ 3, четвертую группу 14 элемен 15 тов И 15, вторую группу 16 элементов И 17, группу 18 элементов ИЛИ 19, выходы 20 устройства.Выходы 2-2 щ диагональных эле 20 ментов памяти столбцов матрицы 1 через элементы НЕ 4 группы 3 подклю - чены к первым входам элементов И 6 группы 5, вторые входы 2-(щ) элементов И 6 объединены с входами 2-(щ) элементов НЕ 13 группы 12, с первыми входами 1-(щ) элементов И 15 группы 14 и соединены с выходами элементов 2 памяти первых строк 3-(щ) столбцов матрицы, второй вход (щ) элемента И 6 объединен30 с...

Номер патента: 1117689

Опубликовано: 07.10.1984

Авторы: Каширин, Морозов, Чужбинов

МПК: G11B 5/09

Метки: воспроизведения, двоичной, записи, информации, ленте, магнитной

...и первым входом.сумматора 7, а инверсный выход - сЗО вторым входом Формирователя 4 тестовой последовательности, выход последнего подключен к второму входу сумматора 7, третий вход которого соединен с формирователем импульсов информации через входную шину,1 3 импуль-сов информации, а выход - с первым входом устройства 1 записи, подключенного вторым входом к выходу формирователя 6 разделительных интервалов.Устройство работает следующим ,образом. На входы формирователя 5 стробов информационной и.тестовой последовательности (фиг. 1) подаются запуска ющий импульс начала цифровой двоичной информации и импульсы такта.Формирователь 5 стробов информационной и тестовой последовательности содержит, например, счетчик числа 96 5 О тактов,...

Номер патента: 1117690

Опубликовано: 07.10.1984

Авторы: Аржеухов, Кузнецова, Курицын

МПК: G11B 5/09

Метки: воспроизведении, двоичной, записи, коррекции, магнитной, носителя, ограничения, последовательности, уровня

...последова 10 тельности с носителя магнитной записи, содержащее входную информационную шину, соединенную с усилителем, выход которого подключен к первому входу формирователя-ограничителя, к входу первого элемента задержки, подключенному к первому входу узла выделения импульсов из интервала ограничения, к первому входу амплитудного фильтра, вторым входом соединенного с первым выходом Формирователя уровня ограничения, первым выходом - с первым входом формирователя уровня ограничения, вторым выходом - с вторым входом узла выделения импульсов из интервала ограничения и25 входом второго элемента задержки,си третьим выходом - с третьим входом узла выделения импульсов из интервала ограничения и входом третьего элемента задержки,...

Номер патента: 1125621

Опубликовано: 23.11.1984

Авторы: Иванов, Хлевной, Швецов

МПК: G06F 5/02

Метки: двоичной, классов, остаточных, систему, системы, счисления, числа

...младших разрядов входного регистра соединены соответственно с входами первой 1 группы сумматора по модулю, входывторой группы которого соединены соответственно с выходами шифратора,информационный и управляющий входыкоторого соединены соответственно свыходом счетчика и выходом старшегоразряда входного регистра, тактовыйвход которого соединей с входом счет/чика и выходом элемента задержки,вход которого соединен с тактовымвходом сумматора по модулю и тактовымвходом преобразователя, вход начальной установки которого соединен свходами начальной установки счетчикаи сумматора по модулю.На чертеже представлена схема пре.обраэователя числа из двоичной системы счисления в систему остаточныхклассов,Преобразователь числа из двоичнойсистемы...

Номер патента: 1125623

Опубликовано: 23.11.1984

Авторы: Дрозд, Муравинец, Николаева, Романов

МПК: G06F 7/38

Метки: величины, вычисления, двоичной, дроби, нормализованной, обратной, приближенного

...соединены соответственно с пятого по (и+2)-й разрядами первой группы входов сумматора-вычитателя, разряды с первого по четвертый которой соединены с шиной логического нуля устройства, причем первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы объединены и соединены с выходом второго разряда регистра аргумента, выходы с третьего по 11 -й разрядов Которого соединены соответственно с вторыми входами 55 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, узел вычитания устройства выполнен в виде сумматора-.вычитателя, первый,второй и седьмой разряды первой группы входов и второй разряд второй группы входов которого соединены с шиной логической единицы устройства, а остальные разряды первой группы входов и первый разряд второй группы входов узла вычитания...

Номер патента: 1128259

Опубликовано: 07.12.1984

Автор: Иванов

МПК: G06F 11/08

Метки: двоичной, последовательности

...по модулю десять соединены с соответствующими информационными входами регнстра, вход синхронизации которого объе динен с входом синхронизации устройства.Начертеже приведена функциональная схема устройства для контролядвоичной последовательности. 65 Устройство для контроля двоичной последовательности содержит информа. ционный вход 1 устройства, вход 2 синхронизации устройства, сумматор 3 по модулю два, регистр 4 сдвига, сумматор 5 по модулю десять, регистр б, узел 7. умножения на шесть по модулю десять, выходы 8 первой сигнатуры устройства, выходы 9 второй сигнатуры, устройства.На табл. 1 истинности представлена комбинационная схема сумматора 5 по модулю десять.Узел 7 умножения на шесть,по модулю десять также представляет из себя...

Номер патента: 1140242

Опубликовано: 15.02.1985

Авторы: Абрамович, Витиска

МПК: H03K 17/04

Метки: двоичной, коммутации, системы, соединитель, электронный

...полюсу 2 устройства, а двух других ключей 10 и 11 - к второму информационному полюсу ЗТретий информационный полюс 4 подключен к выходам ключей 8 и 10 второго двоичного элемента 7 коммутации, а четвертый информационный полюс 5 - к выходам ключей 9 и 11.1Кроме того, функциональная схема (Фиг.1) содержит четыре дополнительных двухвходовых элемента ИЛИ 16-19, один трехвходовый элемент ИЛИ 20, че. тыре трехвходовых элемента И 21-24, один двухвходовый элемент И 25, четыре блока 26-29 фиксации кодов настройки, цве схемы 30 и 31 сравнения, .триггер 32 фиксации цикла настройки, Единичный выход триггера 32 фиксации цикла настройки подключен к входу трехвходового элемента ИЛИ 20 и входу основного двухвходового элемента ИЛИ 15, второй вход...

Номер патента: 1218489

Опубликовано: 15.03.1986

Автор: Попков

МПК: H04L 27/10

Метки: двоичной, дискретной, информации, передачи, приема

...дискретный сигнал (фиг.2,е) с соотношением периодов Т = 2 Т с постоянной скважностью, при этом элемент сигнала с периодом Т соответствует одному биту информации - логической "1", а Т - логическому "О". Этот сигнал в выходном согласующем блоке 2 проходит через фильтр нижних частот (ФНЧ) и после усиления транслируется по линии связи. ФНЧ (не показан) в выходном согласующем блоке 2 рассчитывают таким образом, чтобы частота среза фильтра быта равна1УсР=Т,фт.е. равна частоте большего импульса (логическая "1"), а импульсы с частотой 1/Т, соответствующие логическим "О", попадают в полосу затухания фильтра, например, с наклоном 12 дБ на октаву. Все высшие гармоники должны находиться в полосе подавления ФНЧ.На приемной стороне сигнал...

Номер патента: 1225016

Опубликовано: 15.04.1986

Автор: Хабаров

МПК: H04B 3/04

Метки: асинхронного, ввода, двоичной, информации, синхронный, тракт

...6 при помощи частоты п-2 1 оценивается временной. сдвиг фронта входного сигнала относительно тактовых импульсов канала связи. Этот временной сдвиг записывается в виде (ш)-го разрядного двоичного числа на триггерах преобразователя интервал - число 6. Считывается оно в блоке считывания 7 последующими импульсами от стартстопного распределителя 4. Таким образом, передаваемые по каналу связи после появления фронта символы со второго по ш-й несут информацию о положении этого фронта относительно нача 25 ЗО 35 5 О15 20 ла периода 1 . После окончания ш-го импульса считывания стартстопный распределитель 4 затормаживается, послечего вновь начинается считывание сигнала на втором элементе И 3 импульсами с (ш+1)-го выхода стартстопного...

Номер патента: 1238061

Опубликовано: 15.06.1986

Авторы: Аристов, Зарановский, Попков

МПК: G06F 7/49

Метки: вычитания, двоичной, избыточной, системе, сложения, счисления

...отрицательной суммы, первый вход которого соединен с первым входом блока формирования положительного переноса и с входом инверсного значения положительного первого опе ранда устройства, вход прямого значения положительного первого операнда устройства. соединен с вторым входом блока формирования отрицательнойсуммы, вход прямого значения отрицательного первого операнда устройства соединен с первыми входами блокаформирования отрицательного переноса и блока формирования положительной суммы, второй вход блока формирования положительной суммы соединенс входом инверсного значения отрицательного первого операнда устройства,второй вход блока формирования отрицательного переноса и тратий входблока формирования положительной суммы соединен с...

Номер патента: 1238066

Опубликовано: 15.06.1986

Авторы: Литвин, Хохлов, Циделко, Шантырь

МПК: G06F 7/556

Метки: вычисления, двоичной, функции, экспоненты

...д у (х), вследствие построенной симметрии. Для получения точного эна чения Функции двоичной экспоненты1необходимо на интервалев , 1) учесть2 Значения функций Ч (х) и д у (х), которые при получении функции двоичной экспоненты выступают в роли функций коррекции, запоминаются в блоках памяти и используются для уточнения результата. Объемы блоков памяти, необходимых для запоминания Ч (х) и д у (х), равны(и) 2 бит; (1)С = 2 (п-.б) 2" = (и-б) 2 бит, (2) Дополнительная двойка в выражении (2) учитывает двухзначность (в математическом смысле) функции ь у (х).Таким образом, функция двойчной экспоненты вычисляется следующим образом; сегмент хеО, - ): у(х)=(1+х)+Ч(1-х)1 сегмент хе-, 1) : у(х)=(1+х)+ф(х)1+ ду (х), (3)Корректирующая функция ь...

Номер патента: 1262701

Опубликовано: 07.10.1986

Авторы: Гантмахер, Филиппов

МПК: H03K 3/84

Метки: генератор, двоичной, последовательности, псевдослучайной

...1110, лежат вне основного никла. Рассмотрим поведение устройства,если при сбое он случайно окажется водном из них.Детекторы, выполненные на элементах И 8 и 9, настроены на комбинациисостояний прямых выходов триггеров1100 и 000 х соответственно, где символ х обозначает безразличное состояние триггера 4. Г 1 ри этом состояние0000 триггеров 1 - 4 приводит к появлению на выходе элемента И 9 логической "1", которая через элемент ИЛИ 6поступает на вход второго триггера 2и со следующим тактовым импульсомпередается на его выход,Таким образом, за состоянием 0000следует состояние 0100, лежащее в основном цикле (табл.2). Следовательно,20 элемент И 8 не только реализует переход 0001- 1100, необходимый для Формирования последовательности Баркера,...

Номер патента: 1267450

Опубликовано: 30.10.1986

Автор: Смирный

МПК: G06K 7/08

Метки: воспроизведения, двоичной, информации

...двоичной информации, содержащее записывающий элемент, выполненный в виде записывающей головки, вход котЬ- рой соединен с выходом формирователя кодов, два считывающих элемента, выполненных в виде считывающих головок, выходы которых подключены к соответствующим входам блока регистрации, причем первая считывающая головка выполнена двухщелевой, о т л и ч а ющ е е с я тем, что, с целью ловы щения разрешающей способности устроиства, в нем вторая считывающая головка выполнена однощелевой и смещена относительно первой считывающей головки по оси вдоль носителя информации на величину, равную половине толщины записывающей головки. 1 126745Лзобретение относится к автоматике и может быть использовано в устройствах записи информации на магнитных...