Устройство приемо-передачи двоичной информации

(21) (22) (46) (72) А.Н,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ДВтОРСКОМУ СВИДЕТЕЛЬСТ 3390866/18-09,01.02.8223.05.83. Бюл.19Н.И. Щукин, Н.Е, Коротков,Волчков и А.Ф. Рубцов(54)57) УСТРОЙСТВО ПРИЕМО-ПЕРЕДАЧИДВОИЧНОЙ ИНФОРМАЦИИ, содержащее напередающей сторонс датчик посылоксинхронизации и формирующий регистрвыходы соответствующих разрядов которого через первый сумматор по модулю два подключены к первому входувторого сумматора по модулю два, выход которого, а также выход формирующего регистра подключен к входамкоммутатора, ана приемной сторонеопорный датчик синхропосылки и комму.татор, выходы которого подключены квходам регистра проверочных симво-лов и регистра информационных символов, выходы соответствующих разрядов которого подключены к первому ивторому входам первого сумматорапо модулю два, выход котсрого подключен к входу первого анализаторасинхропосылки, а к третьему входупервого сумматора по модулю дваподключен выход регистра проверочных символов, .ыходы соответствующихразрядов которого подключены к первому и второму входам второго сумматора по модулю два, ктретьему входукоторого через дополнительный регистр подключен выход регистра информационных символов, а выход второгосумматора по модулю два подключен квходу второго анализатора сйнхропосылки, при этом выходы соответствующих разрядов регистра обнаруженияошибок подключенык входам элементаИ, выход которого подключен к перво. му входу третьего сумматора по модулю два, а к входу регистра обнаружения ошибок подключен выход четвертого сумматора по модулю два, о т - л и ч а ю щ е е с .я тем, что, с целью обеспечения передачи сигналов цикловой синхронизации и служебной информации по общему каналу в него введены на передающей стороне последовательно соединенные блок ФиКсации начала синхропосылки,датчик служебной информации и третий сумматор по модулю два, выход которого подключен к второму входу второго сумматора по модулю два, при этом ф выходы датчика синхропосылки подключены соответственно к второму вхоДУтретьего сумматора по модулю два и входу блока фиксации начала синхр посылки, а на приемной стороне введе ны два регистра задержки, два элемен та ИЛИ, два анализатора инверсной последовательности, пятый сумматор по модулю два и триггер формирования импульсов служебной информации к единичном входу которого, а также е, к первому входу первого элемента ИЛИ через первый анализатор инверсной, пос.едовательности подключен выход )юЫ, первого сумматора по модулю два, а к нулевому входу триггера формирова- Ж ния импульсов служебной информации фф и второму входу первого элемента ИЛИ подключен выход первого анализаторасинхропосылки, а выход триггера фор- ф мирования импульсов служебной информации подключен к первому входу пя того сумматора по модулю два, к вто- фЬ. рому входу которого подключен выход файф опорного датчика синхропосылки, а выход пятого сумматора по модулю два подключен к первому входу четвертого сумматора по модулю два, при этом выход регистра информационных символов через первый регистр задержки подключен к второму входу третьего сумматора по ь.одулю два, а выход пер1019654 30 Э 5 40 вого сумматора по модулю два черезвторой регистр задержки подключен квторому входу четвертого сумматорапо модулю два, выход второго сумматора по модулю два через второй анаИзобретение относится к передачедискретных сообщений и может бытьиспользовано в системах передачидвоичной информации непрерывнымикодами по каналам связи,Известно устройство для одновременной тактовой и групповой .синхронизации рабочими посылками в каналахс относительной фазовой.и частотнофазовой манипуляцией и информационными кодами ЦВ этом устройстве производитсявращение фазы на границах элементар"ных посылок и на границах кодовыхгрупп на угол 9, вдвое меньше углаинформационной модуляции, а наприеме производится оценка угла вращения и, следовательно, выделениеграниц кодовых групп.Недостатком этого устройства явяется снижение помехоустойчивости,выделения синхросигнала при увеличении длины кодового слова в нестационарных каналах.Известно устройство приемо-переда.чи двоичной инФормации, содержащеена передающей стороне датчик посылок синхронизации и формирующий регистр, выходы соответствующих разрядов которого через первый сумматор по модулю два подключены к первому входу второго сумматора по мо-.дулю два, .выход которого, а такжевыход формирующего регистра подключен ко входам коммутатора, а на приемной стороне - опорный датчик синхропосылки и коммутатор, выходы которого подключены ко входам регистра проверочных символов и регистраинформационных символов, выходы соответствующих разрядов которогоподключены к первому и второму входам первого сумматора по модулю два,куюход которого подключен ко входу.первого анализатора синхропосылки,а к третьему входу первого сумматора по модулю подключен выход регистра проверочных символов, выходы соответствующих разрядов которого под ключены к первому и второму входамвторого сумматора по модулю два,к третьему входу которого через дополнительный регистр подключен выход регистра информационных симво-.лов, а выход второго сумматора по модулю два подключен ко входу второго лйэатор инверсной последовательности подключен к первому входу второго .элемента ИЛИ, к второму входу которого подключен выход, второго анализатора синхропосылки. анализатора синхропосылки, приэтом выходы соответствующих разрядов регистра обнаружения ошибок подключены ко входам элемента И, выход 5 которого подключен к первому входутретьего сумматора по модулю два, ако входу регистра обнаружения ошибок подключен выход четвертого сумматора по модулю два Г 2.Однако известное устройство необеспечивает совместную передачусигналов цикловой синхронизации ислужебиой информации по общему ка налуеЦель изобретения - обеспечениепередачи сигналов цикловой синхронизации и служебной информации пообщему каналу,Поставленная цель достигаетсятем, что в устройство приемо-переда чи двоичной информации, содержащеена передающей стороне датчик синхропосылки и формирующий регистр, выходы соответствующих разрядов которого через первый сумматор по модулю 25 два подключены к первому входу вто рого сумматора по модулю два, выход которого, а также выход формирующего регистра подключен к входамкоммутатора, а на приемной сторонеопорный датчик синхропосылки и коммутатор, выходы которого подключены квходам регистра проверочных символов и регистра информационных символов, выходы соответствующих разрядов которого подключены к первомуи второму входам первого сумматорапо модулю два, выход которого подключен к входу первого анализаторасинхропосылки, а к третьему входупервого сумматора цо модулю два под.ключен выход регистра проверочныхсимволов, выходы соответствующих разрядов которого подключены к пер-,вому и второму входам второго сумматора по модулю два, к третьему45 входу которого через дополнительный регистр подключен выход регистра информационных символов, а выход второго сумматора по модулю два подключен к входу второго анализатора син хропосылки, при этом выходы соответ,ствующих разрядов регистра обнаружения ошибок подключены к входам элемента И, выход которого подключен,к первому входу третьего сумматорапо модулю два, а к входу регистра об. наружения ошибок подключен выход четвертого сумматора по модулю два, введены на передающей стороне последовательно .оединенные блок фиксации начала синхропосылки, датчик слу. жебной информации и третий сумматор по модулю два, выход которого подключен к второму входу второго суммато-. ра по модулю два, при этом выходы датчика синхропосылки подключены соответственно к второму входу третьего сумматора по модулю два и входу блока Фиксации начала синмропосылки, а на приемной стороне введены два регистра задержки, два элемента ИЛИ, два анализатора инверсной последовательности, пятый сумМатор по модулю два и триггер Формирования импульсов служебной информации, к единичному входу которого, а также к первому входу первого элемента ИЛИ через первый анализатор инверсной последовательности подключен выход первого сумматора по модулю два, а к нулевому входу триггера формирования импульсов служебной информации и второму входу первого элемента ИЛИ подключен выход первого анализатора син.хропосылки, а выход триггера формирОвания импульсов. служебной информации подключен к первому входу пятого сумматора по модулю два, к второму входу которого подключен выход опорного датчика синхропосылки, а выход пятого сумматора по модулю два подключен к первому входу четвертого сумматора по модулю два, при этом выход регистра. информационных симво-. лов через первый регистр задержки .подключен к второму входу третьего сумматора по модулю два, а выход первого сумматора по модулю два через второй регистр задержки подключен к второму входу четвертого сумматора по модулю два, выход второго сумматора по модучю два через второй ана.- . лизатор инверсной последовательности подключен к первому входу второго элемента ИЛИ, к второму входу которо го подключен выход второго анализатора синхропосылки.Иа чертеже приведена структурная электрическая схема устройства.Устройство приемо-передачи двоичной информации содержит на пере" дающей стороне формирующий регистр 1, первый сумматор 2 по модулю два, датчик 3 синхропосылки, второй сумматор 4 по модулю два, коммутатор 5 третий сумматор б по модулю два, блок 7 Фиксации начала синхропосылки, датчик 8 служебной информации, на приемной стороне - коммутатор 9, регистр 10 пооверочных символов, регистр 11 информационных символов .первый сумматор 12 по модулю два, .первый анализатор 13 синхропосылки,дополнительный регистр 14, второйсумматор 15 по модулю два, второйанализатор 16 синхропосылки, элемент И 17, третий сумматор 18 по модулю два регистр 19 обнаружения 5 ошибок, опорный датчик. 20 синхропосылки, четвертый сумматор 21 по модулю два, первый 22 и второй 23 ана-.лизаторы инверсной последовательности, первый 24 и второй 25 элементы 1 О ИЛЙ, триггер 26 формирования импуль"сов служебной информации, пятый сумматор 27 по модулю два, первый 28и второй 29 регистры задержки,устройство работает следующим 15 образомНа вход формирующего регистра 1подается последовательность информационных символов, которая после соответствующей задержки в этом ре гистре подается на первый вход ком"мутатора 5, Одновременно Формируется последовательность проверочныхсимволов путем суммирования по модулю два информационных символов, поступающих на входы первого сумматора2 по модулю два с выходов соответ-ствующих разрядов формирующего регистра 1.Датчик 3 синхропосылки периодически генерирует синхронизирующую последовательность которая 30 поступает на второй вход третьегосумматора 6 по модулю дэа Началогенерации синхронизирующей последовательности фиксируется блоком 7 фиксации начала синхропосылки, формирующим в момент начала синхропосылкиимпульс запроса служебной информации, который подается на датчик 8служебной информации. По команде,поступающей с блока 7 Фиксации на О чала синхропосылки, датчик 8 служебной информации выдает очередной сим-.вол служебной информации на первыйвход третьего сумматора 6 по модулюдва. При этом, в зависимости отпоступающего на первый вход третьего 45 сумматора б символа служебной инФормации ( "0" или "1", на выходе.третьего сумматора б по модулю дваФормируется либо прямая, либо инверсная синхропосылка. Так при по"даче на первый вход третьего сумматора б по модулю два символа "0" навыход третьего сумматора б по моду"лю два проходит прямая синхропосылка, а при подаче "1" - инверсная. С 55 выхода третьего сумматора б по модулю два прямая или инверсная синхропосылка поступает на второй входвторого сумматора 4 по модулю два,на первый вход которого подаетсяпоследовательность проверочных сии"волов с выхода первого сумматора2 по модулю два. Суммарная последо"вательность с выхода первого сумма"тора 2 по модулю два подается навторой вход коммутатора 5, который 65 поочередно выдает на выход символыинформационной и суммарной последовательностей. Последовательность символов с выхода коммутатора 5 передается по каналу связи и поступает далее на вход коммутатора 9, работающего синхронно с коммутатором 5. 5Синфазная работа обоих коммутаторов, т,е. цикловая синхронизация, а также прием символов служебной информации осуществляется следующим об. разом, 10В случае правильной фазы коммутации клммутатор 9 направляет последовательность информационных символов в регистр 11 информационных символов, а суммарную последовательность - в регистр 10 проверочных символов, С выхода регистра 10 проверочных символов суммарная последовательность поступает на третий вход первого сумматора 10 по модулю два, на первый и второй входы которого подаются информационные символы с выходов соответствующих разрядов регистра 11 информационных символов. При этом на выходе первого сумматора 12 по модулю два выделяется прямая 25 или инверсная 1 в зависимости от передаваемого в данный момент символа служебной информации) синхронизирующаяся последовательность, которая подается далее на входы первых ана лиэаторов 13, 22 прямой и инверсной синхропосылок, анализирующих поступающую последовательность на принадлежность ее прямой или инверсной синхропосылке. Если передается прямаяз 5 синхропосылка, то на выходе первого анализатора 13 синхропосылки формируется импульс опознания этой синхропосылке. Лналогично, при передаче инверсной синхропосылки импульс опознания формируется на выходе первого анализатора 22 инверсной синхро. посылки. Так как выходы первых анализаторов 13 и 22 прямой и инверсной синхропосылок объединены первым элементом ИЛИ 24, то при правильной фазе коммутации коммутатора 9 на выходе первого элемента ИЛИ 24 формируется синхронизирующий импульс, подтверждающий правильность фазы коммутации коммутатора 9. 50Одновременно с Формированием синхрониэирующих импульсов происходит выделение символов служебной информации на выходе триггера 26 формирования импульсов служебной 55 информации путем установки выхода триггера 26 формирования импульсов служебной информации в состояние "0" при подаче импульса опознания прямой синхропосылки с выхода первого анализатора 13 синхропосылка ф на нулевой вход триггера 26 формиро" вания импульсов служебной информации и, соответственно, в состояние "1" при подаче импульса опознания инверсной синхропосылки с выхода пер вого анализатора 22 инверсной последовательности на единичный вход триггера 26 формирования импульсов служебной информации.Последовательность символов, пос" тупающих на входы вторых анализаторов 16; 23 прямой и инверсной синхропосылок при правильной фазе коммутации коммутатора 9, является случайной и, следовательно, не приводит к формированию импульсов опознания на выходе второго элемента ИЛИ 25, объединяющей выходы вторых анализато ров 13, 23 прямой и инверсной последовательности. В.случае неправильной фазы коммутации коммутатора 9 информационная последовательность направляется коммутатором 9 в регистр 10 проверочных символов, а суммарная последовательность - в регистр 11 информационных символов. Прямая или инверсная синхропосылка при этом выделяется на выходе второго суматора 15, сумматора по модулю два, а на выходе первого сумматора 12 выделяется некоторая случайная последовательность символов. Тогда импульс опознания синхропосылки формируется на выходе или второго анали. затора 13 синхропосылки или второго анализатора 23 инверсной ( синхропосылки), выходы которыхобъединены вторым элементом ИЛИ 25. Импульс цикловой синхронизации формируется в этом случае на выходе второго элемента ИЛИ 25, что свидетельствуфет об обратной фазе коммутации коммутатора 9 и, следовательно, о необходимости изменения этой фазы на противоположную с целью обеспечения цикловой синхронизации передатчи ка и приемника и осуществления приема символов служебной информации,После установления цикловой синх" ронизации декодирование цепного кода ос уществляется следующим путем. Опорный датчик 20 синхропосылки фазируется синхрониэирующими импульсами, выдаваемыми первым элементом ИЛИ 24, и периодически генерирует синхропоследовательность, которая с выхода датчика 20 синхропо сылки поступает на второй вход пятого сумматора 27 по модулю два, на первый вход которого подаются симво. лы служебной информации с выхода триггера 26 формирования импульсов служебной информации. При этом пятый сумматор 27 по модулю два осуществляет манипуляцию фазы синхропо сылок на 180 О в моменты смены символов счужебной информации, что позволяет синхронизировать смену знаков синхропосылок на передающей и приемной сторонах с задержкой, определяемой защитным промежутком цепного коДЪ и длительностью синхропосылки, Для правильного декодирования элементов цепного кода информационная последовательность, поступающаяс выхода регистра 11 информационныхсимволов, и прямая или инверсная синхропоследовательность,. поступающая свыхода сумматора 15 по модулю два( искаженные, в общем случае, помехами, также задерживаются на длительность синхропосылки посредствомрегистров 28, 29 задержки соответственно и подаются: информационнаяпоследовательность - на второй входтретьего сумматора 18 по модулю два,а синхропоследовательность с соответствующим знаком - на второй входчетвертого сумматора 21 по модулюдва, на первый вход которого подается синхропоследовательность свыхода пятого сумматора 27 по мо-.дулю два со знаком, совпадающим сознаком синхропоследовательности, поступающей на второй вход этого сумматора. На выходе четвертого сумматора21 по модулю два выделяется исправляющая последовательность, состоящая из одних нулей при отсутствииошибок в передаваемой информации,Если же имеются ошибки, то исправ-ляющая последовательность содержитединицы в определенном расположении, позволяющем исправить ошибки.С выхода четвертого сумматора 21 помодулю два исправляющая последовательность поступает на вход регистра19 обнаружения ошибок. При появлении"единиц" в разрядах регистра 19 обнаружения ошибок, соединенных совходами элемента И 17, появляется"единица" на выходе этого элементаи, следовательно, на первом входетретьего сумйатора 18 по модулю два,соединенном с выходом элемента И 17.В этом случае информационный символ,поступающий на второй вход третьегосумматора 18 псьмодулю два, заменяется на выходе сумматора в результате суммирования по модулю два с"единицей", присутствующей на его .втором входе, на противоположный,чем и достигается исправление ошибки.Таким образом, предлагаемое устройство позволяет передавать сигналы цикловбй синхронизации и дополнительную служебную информацию йообщему каналу без расширения занимаемой полосы частот и снижения ско рости передачи основной информации.Незначительная задержка в выдаче.основной информации по сравнению сизвестным устройством, равная дли -тельности синхропосылки, в большин стве практических случаев не играет существенной роли, особенно припередаче больших объемов информациипоскольку величина этой задержкию становится пренебрежимо малой относительно общего времени передачи ин, формации.Следовательно, указаннаяцель Изобретения достигается прахтически без снижения пропускной способности канала связи.Отметим также, что помехоустойчивость передачи служебной информации превосходит помехоустойчивостьпередачи основной информации, таккак решение о знаке синхропосылки,а следовательно о передаваемом сим" 30 воле служебной информации, производится в результате анализа всей совокупности элементов синхропоследовательности в целом, часть из которых может быть принята ошибочно и иеь 35 исправлена в дальнейшем в декодерепри появлении серийной ошибки дли-ной, большей чем защитный промежуток используемого цепного кода.кроме того, к достоинствам пред лагаемого устройства относится точто использование его. в радифканалах не требует никаких изменений врадиочастотных трактах ни передающего, ни приемного устройств.1019654 Составитель Г. ЛерантовичТехред Х. Фанта Корректор О. Билак Редактор В. Лазаренко Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4 Заказ 3728/54 Тираж 677 Подписное ВНИИПИ Государственного комитета СССР но делам изобретений и открытий 113035, Москва, Ж, Ра.лаская наб., д.4/5 г