Устройство для кодирования и декодирования двоичной информации сверточными кодами

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК Эсбп Н 041/10 ОПИ ЗОБР ЛЬСТ У АВТОРСИ ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ ИОТКРЬ(4)(Я) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯИ ДЕКОДИРОВАНИЯ ДВОИЧНОЙ ИНФОРМАЦИИСВЕРТОЧНЫМИ КОДАМИ, содержащее на передающей стороне первый канал кодирования, состоящий из коммутатораразделения ветвей, выходы которогоподключены к входам кодера и к первойгруппе входов корректора ошибок, квторой группе входов которого подключены выходы анализатора синдромнойпоследовательности, к входу которогоподключен выход первого сумматора помодулю два, при этом выходы корректора ошибок подключены к,входам коммутатора объединения ветвей, о т л и.ч аю щ е Е с я тем, что, с целью повышения помехоустойчивости передачи двоичной информации, на передающей стороне введены преобразователь входнойинформации, второй канал кодированияи сумматор по модулю два, при этомвыходы преобразователя входной информации подключены к входам коммутаторов разделения ветвей первого и второго каналов кодирования, причем выход кодера второго канала кодирования подключен к соответствующему входу коммутатора объединения ветвейвторого канала кодирования, выход которого подключен к первому входу сум,80103581 матора по модулю два, к второму входу которого подключен выход кодера первого канала кодирования, а выход сумматора по модулю два подключен к соответствующему входу коммутатора объединения ветвей первого канала кодирования, а на приемной стороне введены второй канал декодирования и преобразователь выходной информации, к входам которого подключены выходы коммутаторов объединения, ветвей первого и второго каналов декодирования, а также второй и третий сумматоры по модулю два, первый и второй буферные накопители, третий кодер и третий коммутатор объединения ветвей, при этом выход кодера первого канала декодирования подключен через первый буферный накопитель к первому входу первого сумматора по модулю два и через вто рой сумматор по модулю два - к входукоммутатора разделения ветвей второго канала декодирования, выход кодера второго канала декодирования подключен к первому входу первого сумматора по модулю два второго канала декодирования, а к второму входу первого сумматора по модулю два второго канала декодирования подключен соответствующий выход коммутатора разделения ветвей второго канала декодирования, выходы корректора ошибок второго канала декодирования подключены к входам третьего коммутатора объединения ветвей непосредственно и через третий кодер, при этом соответствующий выход коммутатора разделения ветвей первого канала декодирования подключен к вто-. рому входу сумматора по модулю два и через второй буферный накопитель - к первому входу третьего сумматора по1035819модулю два, к второму входу, которого сумматора по модулю два подключен к подключен выход третьего коммутатора второму входу первого сумматора по мообъединения. ветвей, а выход третьего дулю деа, Изобретение относится к электросвязи и может использоваться для повышения достоверности при передаче данных цифровых сигналов радиовещания, цифровых телевизионных сигналов по космическим каналам связи при кодировании и декодировании их сверточными кодами.Известен способ и устройство помехоустойчивого кодирования и декодиро вания дискретной информации, содержащее на передающей стороне последовательно соединенные источник информации, блок информации, первый кодирующий блок, второй кодирующий блок, модулятор или передатчик а на приемной стороне - два разнесенных друг от друга демодулятора приемника и последовательно соединенные с ними первый декодирующий блок, приемный перемножитель, второй декодирующий блок,демультиплексор и получатель информации 1 1. Недостатками данного устройства являются низкая помехоустойчивость призаданной скорости передачи, малая об".щая скорость каскадного кода ( Р 4 0,375),Наиболее близким к изобретению является устройство для помехоустойчивого кодирования и декодирования дво 30 ичной информации сверточными кодами., содержащее на передающей стороне первый канал кодирования, состоящий из коммутатора разделения ветвей, выходы которого подключены к входам кодера . и коммутатора объединения ветвей, а З 5 на приемной стороне - первый канал декодирования, состоящий из коммутатора разделения ветвей, выходы которого подключены к входам кодера и к первой группе входов корректора оши "бок, к второй группе входов которого подклочены выходы анализатора синдромной последовательности, к входу которого подключен выход первого сумматора по модулю два, при этом выходы 45 корректора ошибок подключены к входам коммутатора объединения ветвей2 1. 2Недостатком известного устройстватакже является низкая помехоустойчивость передачи двоичной информациипри заданной скорости,Цель изобретения - повышение помехоустойчивости передачи двоичнойинформации,Поставленная цель достигается тем,что в устройство для кодирования идекодирования двоичной информациисверточными кодами, содержащее на передающей стороне первый канал кодирования, состоящий из коммутатораразделения ветвей, выходы которогоподключены к входам кодера и коммутатора, объединения ветвей, а на приемной стороне - первый канал декодирования, состоящий из коммутатора разделения ветвей, выходы которого подключены к входам кодера и к первой группевходов корректора ошибок, к второйгруппе входов которого подключены выходы анализатора синдромной последовательности, к входу которого подключен выход первого сумматора по модлую два, при этом выходы корректораошибок подключены к входам коммутатора объединения ветвей, на передающейстороне введены преобразователь входной информации, второй канал кодирования и сумматор по модулю два, приэтом выходы преобразователя входнойинформации подключены к входам коммутаторов разделения ветвей первого ивторого каналов кодирования, причемвыход кодера второго канала кодирования подключен к соответствующемувходу коммутатора объединения ветвей второго канала. кодирования, выходкоторого подключен к первому входусумматора по модулю два, к второмувходу которого, подключен выход кодера первого канала кодирования, авыход сумматора по модулю два подклю- .чен к соответствующему входу коммутатора объединения ветвей первого каналакодирования а на приемной стороневведены второй канал декодирова3 1035 ния и преобразователь выходной инФормации, к входам которого подключены выходы коммутаторов объединения ветвей первого и второго каналов де,кодирования, а также второй и третий сумматоры по модулю два, первый и второй буферные накопители, третий кодер и третий коммутаторобъединения ветвей, при этом выход кодера первого канала декодирования подключен черезм. г1 О первыи буферный накопитель к первому входу первого сумматора по модулю два и через второй сумматор по модулю-два к входу коммутатора разделения ветвей второго канала декодирования, выход кодера второго канала декодирования15 подключен к первому входу первого. сумматора по модулю два второго канала декодирования, а к второму входу первого сумматора,по модуло два второго канала декодирования подключен соот 20 ветствующий выход коммутатора разде-. ления ветвей второго канала декодирования, выходы корректора ошибок второго канала декодирования подключены к входам третьего коммутатора объединения ветвей непосредственно и через ,третий кодер, при этом соответствующий выход коммутатора разделения ветвей первого канала декодирования подключен к второму входу второго сум- ЗО матора по модулю два и через второй буферный накопитель - к первому входу третьего сумматора по модулю два, к второму входу которого подключен выход третьего коммутатора объединения ветвей, а выход третьего сумматора по. модулю два подклочен к второму входу .первого сумматора по модулю два.На Фиг. 1 приведена струкурная электрическая схема передающей части; 40 на. Фиг. 2 - структурная схема приемной. части.Устройство содержит на передающей части преобразователь 1 входной информации, два канала кодирования, каждый из которых содержит коммутатор 2 разделения ветвей, коммутатор 3, объединения ветвей и кодер 4, а также сумматор 5 по модуло два, и на приемной стороне устройство содержит50 преобразователь 6 выходной информации и два канала декодирования, каждый из которых содержит коммутатор 7 разделения, ветвей, корректор 8 ошибок, коммутатор 9 объединения ветвей, .кодер 10, анализатор 11 синдромной последовательности, первый сумма-, тор 12 по модулю два, кроме того, первый канал декодирования содержит вто 819 4рой и третий сумматоры 13 и 14 по модуло два, первый и второй буферныенакопители 15 и 15 , а второй каналдекодирования содержит дополнительно объединенные по входу и последовательно соединенные кодер 16 и коммутатор 17 объединения ветвей.Устройство работает следующим образом.Входная информация в преобразователе 1 входной информации преобразуется в два 1; 12 ) параллельных потона информации (при числе вложенныхкодеков и , 2 входной поток преобра"зуется в п,2 параллельных потока.),при этом информационные скорости потоков 1 1 и 12 различны, а именно1) 12.В коммутаторе 2 разделения ветвейкаждый информационный поток 1 и 11 2разделяется на К и К 2 информационных подпотоков в соответствии соскоростями сверточных кодов, т.е. Р= К . / п 1 - первого канала кодирования; Р 2 -- К 2 / п 2 - второго каналакодирования ).выхода каждого коммутатора 2 разделения ветвей информационные подпотоки поступают на входы коммутаторов 3объединения-ветвей и на входы кодеров 4 каждого канала кодирования. Вкодерах из информационных символов формируются провероцные символы, которыеобъединяются в проверочные последовательности. Формирование проверочныхпоследовательностей производится всоответствии с выбранными порождающими полиномами сверточных кодов каждого канала кодирования.Во втором канале кодирования сформированная проверочная последовательность поступает на один из входовкоммутатора 3 объединения ветвей,который формирует кодовую,последова.тельность путем объединения информационных подпотоков и подпотока проверочной последовательности.С выхода коммутатора 3 объединенияветвей второго канала кодирования кодовая последовательность поступаетна один из входов сумматора 5 по модулю два, на второй .вход которого поступает проверочная последовательность,сформированная кодером 4 первого канала кодирования,В сумматоре 5 по модулю два произ-.водится суммирование по модулю двакодовой последовательности второгоканала кодирования с проверочной последовательностью первого канала ко5 1035 дирования. В результате суммирования укаэанных последовательностей достигается уменьшение избыточности информации, поступающей в канал связи, с входа коммутатора 3 объединения ветвей первого канала кодирования.Если скорость сверточного кода первого канала кодирования К= К/и то избыточность информации составляет г= 1/ иа если скорость свер точного кода второго канала кодиро" вания Й- Кр /п то избыточность информаций второго канала кодирования составляет= 1/п. В результате суммирования по модулю два проверочной последовательности первого канала кодирования и кодовой последовательности второго канала кодирования общая избыточность информации, передаваемой в канал связи, определяется произведением избыточностей исходных сверточных кодоВ т е .гвл= и и Так как С 1 и в " С 1 то их произвеПд.дение Ъудет меньше наименьшего из -1г 5Таким образом, общая скорость сверточного кода на выходе первого канала кодирования равна в -- 1-ги ел) ч) Р 2что эквивалентно увеличению скорости передачи информации или увеличению информационной проЗ 0 пускной способности канала (системы ) связи при избыточном кодировании дво.ичной информации сверточными кодами.С выхода сумматора 5 по модулю два сформированная последовательность по" 35 ступает на один из входов коммутатора 3 объединения ветвей первого канала Кодирования, который формируют выходную кодовую последовательность из ин" формационных подпотоков и последова тельности, поступающей с сумматора. С выхода коммутатора 3 объединения ветвей кодовая последовательность поступает в канал связи.На приемной стороне принятая ко довая последовательность поступает на вход коммутатора 7 разделения ветвей первого канала декодирования, с выхода которого символы информационных подпотоков поступают одновременно на входы корректора 8 ошибок и на входы кодера 10, а последовательность сформированная на передающей стороне путем суммирования по модулю два проверочной последовательности первого канала кодирования и кодовой последовательности второго канала кодирования, с выхода коммутатора 7 разделения ветвей поступает одновременно на 819 6вход первого буФерного накопителя 15и на один из входов третьего сумматора 11 по модулю два, на второй входкоторого поступает проверочная последовательность сформированная кодером 10 из принятых символов информационных подпотоков. При суммировании по модулю два укаэанных последовательностей производится "снятие" проверочной последовательности с принятой и Формирование кодовой последовательности для второго канала декодирования. Так, если обозначим через Рпроверочную последовательность, сформированную на передающей стороне кодером , и через Т - кодовую последовательность второго канала кодирования,асуммированную по модулю два этих последовательностей через М = Р +) Т.Если через Р 1 обозначим проверочнуюпоследовательность, сформированную наприемной стороне кодером 10 первогоканала декодирования, то при суммировании по модулю два Р О+ й получимТ е. Р О+ й = Р О+ Р, О+ Т р = Т,или точную копию кодовой последовательности второго канала декодирования в случае отсутствия помех в канале связи ,При нали,ии помех в канале связисформированная проверочная последовательность Ркодером 10 первого кана.ла декодирования отличается от проверочной последовательности Р сформированной кодером Ч первого канала кодирования на передающей стороне. Вэтом случае при Формировании кодовойпоследовательности Т наблюдается трансФормирование или внесение ошибок вкодовую поспедовательность Т,Количество ошибок в этой йоследовательности определяется количеством итипом ошибок в канале связи, а такжетипом порождающих полиномов кодерови 10 первого канала кодирования и декодирования. Это.учитывается выборомисправляющей способности сверточногокода второй ступени кодирования и де"кодирования, т.е. исправляющая способность второго кодера выше первого кодера. Второй кодер должен исправлятьмаксимальное количество ошибок, вносимых в кодовую последовательностьпервым кодером при расчетной исправляющей способности первого кодера.Сформированная кодовая последовательность Т поступает на вход коммутатора 7 разделения ветвей второгоканала декодирования, с выходов которого символы информационных подпото,7 10358 ков одновременно поступают на входы корректора 8 ошибок и на входы кодера 10.Кодер 10 из принятых символов инФормационных подпотоков формирует проверочную последовательность, которая поступает на один из входов первого сумматора 12 по модулю два, на второй вход которого поступает принятая проверочная последовательность с одного иэ выходов коммутатора 7 раз. деления ветвей данного канала декодирования.Первый сумматор 12 по модулю два Формирует синдромную последовательность путем суммирования по модулю два сформированной и принятой проверочных последовательностей; Синдромная последовательность полностью определяет количество и тип ошибок, С выхода первого сумматора 12 по модулю два синдромная последовательность поступает на вход анализатора 11 синдромной последовательности, который производит анализ этой последовательности, обнаружение и исправление ошибок в пределах корректирующей способностикода. Синдромная последовательность заполняет регистр сдвига .анализатора 11 синдромной последовательности, с соответствующих разрядов ( ячеек памяти ) регистра сдвига информации поступает на пороговые элементы. При отсутствии ошибок на выхо-. де пороговых элементов присутствуют нулевые символы и коррекции ошибок 35 не производится, а при наличии ошибок на выходах пороговых элементов присутствуют ненулевые символы, которе производят коррекциюошибочных символов на выходах корректора 8 оши бок данного канала декодирования.С выходов корректора 8 ошибок символы информационных подпотоков одноевременно поступают на входы коммутатора 9 объединения ветвей, на входы45 коммутатора 17 объединения ветвей и на входы кодера 16, который из информационных символов, прошедших коррекцию ошибок, формирует проверочную последовательность, аналогичную проверочной последовательности, сформированной кодером и на первдающей стороне вторым каналом кодирования. Сфор мированная проверочная последовательность поступает на один из входов до полнительного коммутатора 17 объедине ния ветвей, который Формирует кодовую последовательность Т 2, аналогичную 19 8принятой кодовой последовательности, ыо в которой отсутствуют ошибки, вносимые первым каналом декодирования. Сформированная кодовая.последовательность Т 2 поступает ва один иэ входов второго сумматора 13 по модулю два, на другой вход которого поступает задержанная последовательности МР О+ Т 2 с выхода первого буферного накопителя 15.При суммировании по модулю два последовательности М = Р 1(+ Т 2 ивновь сформированной кодовой последовательности Т 2 второго канала кодирования получим на входе второго сумматора 13 по модулю два принятую проверочную последовательность Р.1 первого канала декодирования, т.е. Р.19 Т 20+ О+ Т = Р, которая поступает на одинвиз входов первого сумматора 12 по мо", дулю два первого канала декодирования.На другой вход первого сумматора 12 по модулю два через второй буферный накопитель 15поступает сформированная кодером 10 проверочная последова" тельность Р. Первый и второй буфер 1ные накопители предназначены для фази" рования символов информационных подпотоков и соответствуоцих им символов синдромной последовательности, обусловленных задержкой формирования кодовой последовательности второго канала декодирования, Длина регист" ра сдвига первого и второго буфферных накопителей 15 и 15 определяется длиной регистра кодера 16 второго канала декодирования.Сформированная синдромная последовательность с выхода первого сумяатора 12 по модулю два поступает в анализатор 11 синдромной последователь-ности, далее, как во втором канале декодирования, производится обнаруже. ние и исправление ошибочных символов, в информационных подпотоках первого канала декодирования.С выходов корректора 8 ошибок символы информационных подпотоков поступают на входы коммутатора 9 объединенияветвей данного канала декодирования.В коммутаторах 9 объединения ветвей первого и второго каналов декодирования производится объединение информационных подпотоков в один последовательный поток соответственно 1 1 и 5 12, которые поступают на преобразователь 6 выходной информации.Преобразователь 6 выходной информации производит согласование (преоб9 1035819 10разование ) скоростей информационных Таким образом, устройство обеспечиподпотоков 1 1 и 1 в исходную скорость вает высокую помехоустойчивость при запередачи выходного потока информации, данной скорости передачи и большую равной скорости входного информэцион- общую скорость каскадного коданого потОка на передающей стороне.0,375 ) Хор. оставитель С. 0ехое 6 Й.Иетелев Бокшан тор М. Петоов5856/60ВНИИПИ Реда Зака итета С ткрытий я наб. осудламсква по щ