Патенты с меткой «десятичный»

Номер патента: 669352

Опубликовано: 25.06.1979

Авторы: Берштейн, Гузик, Костина, Лисуненко

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, кода, преобразования

...и вносится в регистр 5 множителя. Входная информация, вносимая вбуферный регистр 32 в виде тетрад2-10 числа, поступает через элемен)ты ИЛИ 24, задержки 33, И 15, ИЛИ 27на первый вход последовательного сумматора 30, а через элементы ИЛИ 25,И 12, ИЛИ 23 на второй вход последовательного сумматора. Полученнаясумма с выхода сумматора через элементы И 19, ИЛИ 28, элемент 34 задержки, ИЛИ 29 вносится в регистр 4множимого. Затем вырабатывается сигнал 2 (сложение), по этому сигналусодержимое регистра 4 множимого поступает через элементы И 16, ИЛИ 27 15на первый вход сумматора 30, а очередная тетрада с буферного регистра32 через элементы ИЛИ 25, И 13, ИЛИ23 поступает на второй вход сумматора30, полученная сумма через элементыИ 20, ИЛИ 29 вновь...

Номер патента: 690479

Опубликовано: 05.10.1979

Авторы: Блатов, Чудов

МПК: G06F 7/50

Метки: десятичный, одноразрядный, сумматор

...числа А -- а 1, ар, а аи В "- Ь 1 Ьг, Ьд, Ь н двоид 111 О-десяти 11 номкоде, сигнал переноса П; 1 (при сложениичисел А и Б) или сигцал заема 3 1, (привычитании чисел А и В). При налички потенциала ца управляющей шине сложения 2происхолит алгебраическое сложение чиселА + В, а при наличии сигнала на упразляющей шине вычитания 3 - происходит алгебраическое вычитание чисел АВ.При этом с выхода сумматора-вычцтателя 1 сшнмается соответственно сумма илиразность входных чисел н двоичном коде,сигнал переноса, если сумма равна 16 ь 9,или сигцал заема, если разность отрицательная (В )А). Выхолные сигналы с трех старших разрядов сумматора-нычитателя 1 поступают на элементы И 4 и 5. которые ФОРМИРУЮТ СИГНаЛЫ ПЕРЕНОСа, ЕСЛИ СУММа ранна 10 - :-15.Для...

Номер патента: 691842

Опубликовано: 15.10.1979

Автор: Дубов

МПК: G06F 5/02

Метки: двоичного, десятичный, кода

...вход 9 устройства, информационные 20входы 10 устройства, вход 11 тактовой частоты устройства. При установлении любого счетчика 5 в нулевое состояние на его выходе появится высо. ясий потенциал, на выходе соответствующего элемента И 3 перестанут появляться импульсы и, таким образом, в соответствующий разряд счетчика 7 будет добавлено число, имевшееся в двоичном счетчике. При установлении всех счетчиков 5 в нулевое состояние будут появляться сигналы на выходе элемента И 4 и продолжится дальнейший опрос двоичных разрядов преобразуемого числа. Величина за держки элемента 8 выбирается больше времени формирования импульса переполнения в разрядах десятичного счетчика 7 с тем, чтобыисключить наложение сигналов переноса с сиг Устройство работает...

Номер патента: 692094

Опубликовано: 15.10.1979

Авторы: Петров, Тощева

МПК: H03K 23/02

Метки: десятичный, счетчик

...триггера 2 соединены свходом второгоУКтриггера 3 и первымвходом элемента совпадения 1, выход и второй вход которого соединенысоответственно с к входом третьего7 К триггера 4 и прямым выходом второгоПтриггера 3, к вход которого соединен с инверсным выходом первого УКтриггера л, выходы первого ,второго8 и третьего 9 дополнительных элементов совпадения соединены с К входами соответственно первого 2,четвертого 5 и пятого 6 1 К триггеров,пер"., 30. вые входы первого 7,второго 8 итретьего 9 дополнительных элементовсовпадения соединены с прямым выходом.второго 7 К триггера З,инверсный выход которого соединен с первыми входами четвертого 10,пятого 11,шестого12 и седьмого. 13 дополнительных элементов совпадения, выходы которых...

Номер патента: 699677

Опубликовано: 25.11.1979

Авторы: Петров, Тощева

МПК: H03K 23/00

Метки: десятичный, счетчик

...И, 18 - элемент ИЛИ, 19 - шина тактовых импульсов . Каждый разряд состоит из 3 К-триггера и двух двухвходовых элементов И, так 35 первый разряд состоит из ЭК-триггера 1 и элементов И 6,7, второй разряд - из 3 К-триггера 2 и элементов И 8, 9 и т,д, Входы элемента И 16 соединены с прямыми выходами ЭК-триггеров 1, 3 40 и с инверсным выхоцом ЗК-триггера 2, входы элемента И 17 соединены с инверсными выходами ЭК-триггеров 3, 5 и с прямым выходом ЭК-триггера 4, выходы элементов И 16, 17 соединены со входами элемента ИЛИ 18, выход которого соединен со входами установки в единицу ЭК-триггеров 2-5, Выходы элементов И 6,8,10,12,14 соединены соответственно со входами 2 К- триггеров 1,2,3,4,5, входы К которых50 соединены с выходами элементов И 7,...

Номер патента: 714391

Опубликовано: 05.02.1980

Автор: Розов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, код, кода, смешанных, чисел

...на другой вход сумматора-вы- ф 0читателя 5 и схемы 7 сравнения подает-.ся в начале преобразования-через сдвигатель 6 от входа 10 переводимое числобез сдвига двоичного кода, В схеме 7, 55сравнения двоичный код переводимого" чйсла"сг 15 авййвается "с двойчйьй 0 ГкЩбмэквивалента 110 "ф. 25( 13 ., Еслипереводимое число больше значения 91410 ф", 25("-:, то схема 7 сраврпения вырабатывает сигнал, по которому блок 2 формирования сигнала, формирую щий серию управляющих импульсов, .разрешает в первом такте преобразованиявычитание кода эквивалента, который служит делителем, из переводимого числа, являющегося делимым, в сумматоревычитателе 5, откуда на вход сдвигателя 6 поступает код полученного частичного остатка, знаковый разряд которого...

Номер патента: 717755

Опубликовано: 25.02.1980

Авторы: Ефимушкина, Степанян

МПК: G06F 5/02

Метки: двоичного, десятичный, запятой, кода, обратно, плавающей, преобразования, чисел

...случае, который описывается ниже,В общем случае, когда мантисса М, и поря.док Р, не равкы. нулю, дешифратор 13 запус 50кает генератор тактовых импульсов и начинает сдвиг мантиссы М, на один разряд вправо.Младшие разряды мантиссы М, проходят иавход блока 5 коррекции и через него - навход первого разряда регистра 2. При этомпроисходит делекие на два в десятичномрЬ55гистре, После в тактов сдвига и деленияпо.полам в десятичном регистре оказывается преобразованная мантисса М, а в двоичном ре. Как только в результате умножения про-. изойдет переполнение мантисс в регистре 2, дешифратор 14 прекращает удвоение и выпол няет нормализацию десятичной мантиссы: сдвиг вправо наодин десятичньш разряд и добавле. ние единицы к счетчику 10, Затем снова...

Номер патента: 718932

Опубликовано: 29.02.1980

Авторы: Петров, Тощева

МПК: H03K 23/24

Метки: десятичный, счетчик

...995 Подписи ПО Поиск Государственного комитета СССР по делам изобретений и открыт 113035, Москва, Ж, Раушская наб д. 4/5 шография, пр. Сапунова, 2 Йа чертеже изображена схема десятичного счетчика.Она содержит 1 К-триггеры 1 - 4, элемент И 5, входную шину 6 и шину 7 единичного сигнала, Входная шина 6 соединена с так товым входом 1 К-триггера 1, прямой выход которого подключен к тактовым входам 1 К-триггеров 4 и 2, прямой выход последнего из которых соединен с тактовым входом 1 К-триггера 3 и первым входом эле О мента И 5, второй вход которого соединен с прямым выходом 1 К-триггера 3. Выход элемента И 5 связан с входом 1 1 К-триггера 4, инверсный выход которого подключен к входам установки в нуль 1 К-триггеров 3 и 2 и 1 входу 1 К-триггера...

Номер патента: 738176

Опубликовано: 30.05.1980

Авторы: Гаврелюк, Кулешов

МПК: H03K 23/02

Метки: десятичный, счетчик

...тактовые входы Л 1-триггеров 1-4 соединены с входом 9 десятичного счетчика, 3 и Квходы первого ЮК-триггера. 1 соединены с единичной шиной 10, 20 прямой выход первого ЮК-триггера 1 соединен с первым входом первого элемента И 5, выход которого соединен с К входам второго 7 К-триггера 2, прямой выход которого соединен с первым входом второго элемента И б, выход которого соединен с К входом третьего Л-триггера 3 и первым входом третьего элемента И 7, второй вход которого соединен с прямым выходом третьего 7 К-триггера 3, первый и второй входы четвертого элемента И 8 соединены с прямыми выходами соответственно первого 1 и четвертого 4 дК-триггеров, Ю входы второго 2, третьего 3 и четвертого 4 ЮК-триггеров соединены с выходами соответственно...

Номер патента: 738181

Опубликовано: 30.05.1980

Автор: Горячев

МПК: H03K 23/24

Метки: десятичный, счетчик

...1соединен с входом 9 десятичного счетчика:; вход первого инвертирующегоэлемента 3 - с первым вйходом пересчетного. узла 2 с коэффициентом пересчета пять, первый выход 10 десятичного счетчика - с выходом счетноготриггера 1, выход переноса которогосвязан через второй инвертирующийэлемент 4 со счетным входом пересчетного узла 2 с коэффициентом пересчета пять. Первый выход узла 2 соединен с первым входом первой группывходов по И элемента И-ИЛИ 8, второйвход первой группы входов пО И котоТаким образом, в данном ном счетчике отсутствуют и кодовые комбинации, что ум вероятность сбоя счетчика, повышается его надежность, тат счета представляется в десятичном коде. Десятичный счетчик счетный триггер, пере коэффициентом пересче рого...

Номер патента: 741262

Опубликовано: 15.06.1980

Авторы: Войнов, Михайлов

МПК: G06F 5/04

Метки: двоично, двоичного, десятичный, код, кода, параллельный, последовательного, преобразования, тридцатидвухразрядный

...импульсами тактовой частоты, число которых кратно десяти в некоторой степени. В тех случаях, когда отношение частот не кратно десяти в степени, дробная часть временной информации не выделяется на выходе устройства.Изменение частоты следования кода оцифровки связано с изменением ,скорости поступления информации на вход устройства (стремление передать различный объем информации за один и тот же промежуток времени),Недостатком этого устройства является низкая точность преобразования временной информации при изменении частоты следования кода оцифровки.Целью изобретения является повышение точности .преобразования информации,го и второй вход второго элемента И подключены к первому выходу дешифратора, вторым выходом соединенного со...

Номер патента: 744999

Опубликовано: 30.06.1980

Авторы: Жураковский, Касперович, Ряполов, Свиридов

МПК: H03K 23/02

Метки: десятичный, реверсивный, счетчик

...триггера 1-4, три элементаИ-НБ 5, 6 и 7, три элемента И-ИЛИ-НЕ,8, 9 и 10 и инвертор 11, первые вхсдыпервых групп входов по И элементов И "- ыИЛИ-НЕ соединены с шиной 12 прямогосчета, первые входы вторых групп входовпо И элементов И-ИЛИ-НЕ соединены сршной 13 обратного счета и первым аса дом первого элемента И-НЕ, тактовые вхо;1 зды триггеров соединены Со счетной шиной14, прямой и инверсный рыходы первого 1,.второго 2 и третьего 3 триггеров соедине 11:Л С ВООЫМИ .дХОДЮ 4 Ц СООтйеТСтиеиио Пеф= вс и второй гопи входов по И соответстцец;О первого 8 втогогс 1 .: и третьего 1 0 Эле;,д 8.1;,;,В ИЯ.ГДф Н 1, щд 1 ХОДЫ 1 СОторЫХ СО=1181 :д 1 с, д К вхо лами соо 1 ветств 81 п 1 О второгО 6 и треть 81"О 7 элементов И:1 Е., вьжод щвертора 11 соединен...

Номер патента: 752324

Опубликовано: 30.07.1980

Авторы: Венедиктова, Подколзин, Подкользина

МПК: G06F 5/02

Метки: двоичного, десятичный, код, кода, последовательного, преобразования

...подается управляющий потенциална время преобразования), либо преобразование двоичного кода в проценты (приэтом на вход 15 подается управляющий 20потенциал на время преобразования).Преобразование двоичного кода в проценты осуществляется с использованиемдля представления двоичных разрядов десятичных процентных эквивалентоввыраженных с определенной точностью. Такпри точности 0,1% между двоичными разрядами и их десятичными процентными эквивалентами существует следующая зависимость Зо2 =50% 2 = 16%2 = 25% 2 .=-08%2 п 2 12 ) % 2 п04 %и Э 6 о с) 2 О В 0 2 Оl2 п3 1 ог и 90 1 о,Преобразование десяти шых процентных эквивалентов осуществляется в устройстве с использованием для представления десятичных разрядов лвоично-десятичного кода 22221 -...

Номер патента: 766010

Опубликовано: 23.09.1980

Автор: Гельман

МПК: H03K 13/24

Метки: двоично, десятичный, единичного, кода, параллельного

...Входного регистра 1 заполнена единицами кода, то единичным сигналом десятой ячейки этой декады, инвертированным соответствующим элементом 8 НЕ, блокируется передача единичного кода на выходы элементов 6 И данного блока 3 выделения декад. Блоки 3 выделения декад первого ряда вьщеляют единичный код, соответствующий младшей тетраде двоично-десятичного кода, а также единицы кода - призники заполненных декад ячеек входного регистра 1, т.е. указывающие число полных десятков единиц исходного кода. Единицы кода - признаки полных декад, выделяемые на элементах 7 ИЛИ блоков 3 выделения декад первого ряда, в свою очередь передаются на соответствующие блоки 3 выделения декад второго ряда, которые выделяют единичный код, соответствующий тетраде...

Номер патента: 771661

Опубликовано: 15.10.1980

Авторы: Васильев, Власенкова, Иванова

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, код, кода, реверсивный

...вычитателя 3и складывается (вычитается) с содержимымсдвигового регистра 1, полученным после выполнения первого шага. Знак результата на выходе сумматора-вычитателя 3 определяет оператор цэ для следующего шага.Одновременно на второй вход сумматоравычитателя 4 поступает с выхода блока хранения 6 двоичный код угла 100 , и складывается 1 вычитается) с содержимым сдвиговогорегистра 2,После выполнения второго шага в сдвиговомрегистре 2 содержится двоичный код углаС 2 + 2 100 2 де 12 + 1И.)20На (и+1).ом шаге в результате суммирова, ния вычитания) двоичных констант, содержащихся в блоке хранения 6, в сдвиговом регистре 2 будет получен двоичный код преобразу.емого угла в долях оборота 23а 2 =С)+100+ э 50)+При выполнении преобразования...

Номер патента: 782155

Опубликовано: 23.11.1980

Авторы: Андреев, Быстров, Душкин, Кот, Кремнев, Максимов, Снетков

МПК: H03K 13/24

Метки: двоичного, десятичный, код, кода, последовательного, преобразования

...переключателя 1 импульс третьего разряда последователь"ного двоичного кода через элемент 24поступает на вход линии 17 задержки,с первых четырех отводов которойсии".маются четыре параллельно-последовательных импульса и поступают на элемент 12, с выхода которого четырепоследовательных импульса через элемент 4 поступают на счетный вход счетчика 18 для заполнения первой декадысчетчика 18.60 Четвертый тактовый импульс перебрасывает переключатель 1 с третьегоположения в четвертое. С четвертоговыхода переключателя 1 снимается напряжение разрешения на элемент 5. На65 остальные элеМенты И выдается за782155 прет. Одновременно с четвертым тактовым импульсом импульс четвертого разряда последовательного двоичного кода ерез элемент 24 поступает на...

Номер патента: 782164

Опубликовано: 23.11.1980

Авторы: Гуртовцев, Петренко, Чапенко

МПК: H03K 23/02

Метки: десятичный, счетчик

...сигналов в устройстве вта 14, вторыми разрешающими входа- начальный момент времени. При изми третьего 7 и пятого 9 логических менении значения сигнала на входеэлементов н прямым выходом первого 16 с единицы в нуль элементы 6, 8,к 5-триггера 1, вход установки кото и 12 устанавливаются в первоерого соединен с вторым входом пер- состояние (1000). Логическая единнвого логического элемента 5, пятым ца с выхода элемента 6, во-первых,входом четвертого логического элемен" . блокирует последующие возможные нзмета 9, четвертым входом шестого ло- нения сигналов на выходах элементовгического элемента 10, третьим вхо-. 5 и 13, во-вторых, устанавливаетдом восьмого логического элемента В 5-триггер 1 в единичное логичес 12 и четвертым входом...

Номер патента: 783999

Опубликовано: 30.11.1980

Авторы: Ершов, Жук, Зенкин

МПК: H03K 23/00

Метки: десятичный, накопитель, цифровой

...с информационным входом ,регистра памяти, выход переноса первого четырехразрядного дноичного сумУ С783999 маторасоединен с выходом переноса цифрового десятичного накопителя и вторым информационным входом"второго четырехразрядного двоичного сумматорамйг, "д. ":На чертеже показана структурная схема цифрового десятичного накопител я еЦифровой десятичный накопитель содержит первый 1 и второй 2 четырех- разрядные двоичные сумматорыи регистр памяти З,тактовый вход и выход которого" соединены соответственно с шиной тактового питания 4 и первым инФормационным входом первого четырех разрядного двоичного сумматора 1, второй информационный вход, вход переноса и выход суммы которого соединены"соответственно с информационным входом 5 и входом...

Номер патента: 790342

Опубликовано: 23.12.1980

Автор: Останков

МПК: H03K 21/06

Метки: десятичный, счетчик, четырехфазный

...с первыми входами элементов 11-20 И-НЕ,вторые входы элементов 35 11-20 И-НЕ соединены соответственно с выходами элементов 30 и 21-29 И-НЕ, вторые входы элементов 1-10 И-НЕ соединены соответственно с третьими входами элементов 23-30 и 21,22 И-НЕ, и соединены срответственно с выходами элементов 7-10 и 1-6 И-НЕ, третьи входы элементов 1-10 И-НЕ соединены со входной шиной 31, выходы элементов 1-10 И-НЕ соединены соответствЕнно с65 третьими входами элементов 18-20 и1-17 И-НЕ.Элементы 21-30 И-НЕ образуют собственно десятичный элемент памяти,а пары элементов 1,11; 2,12;10,20 И-НЕ - установочные триггеры,Матрица состояний элемента памяти приведена в табл. 1.Устройство работает следующимобразом.В качестве исходного состояниярассмотрим то...

Номер патента: 790348

Опубликовано: 23.12.1980

Авторы: Гуртовцев, Петренко, Чапенко

МПК: H03K 23/02

Метки: десятичный, счетчик

...второго элемента ИЛИ-НЕ (И-НЕ) 12 соединен с вторым выходом блока управ ления и входами первого 11 и третьего 13 элементов ИЛИ-НЕ (И-НЕ), выход третьего элемента ИЛИ-НЕ (И-НЕ) соединен с третьим выходом блока управления, входами первого 11 и второго 12 элементов ИЛИ-НЕ (И-НЕ) и входом инвертора 14, выход которого соединен с четвертым выходом блока управления. Первый и четвертый входы блока управления соединены с входами первого элемента ИЛИ-НЕ (ИНЕ) 11, второй и пятый входы блока управления соединены с входами второго элемента ИЛИ-НЕ (И-НЕ) 12, третий и шестой входы блока управления соединены с входами третьего элемента ИЛИ-НЕ (И-НЕ) 13. Каждый дешифратор 7 и 8 содержит элемент ИЛИ-НЕ 35 (И-НЕ) 15, первый 16 и второй 17 элементы...

Номер патента: 796845

Опубликовано: 15.01.1981

Авторы: Головань, Грабчак, Демьянчук, Кожемяко

МПК: G06F 7/56

Метки: десятичный, оптоэлектронный, сумматор

...третьего элементаИЛИ соединен с входом ввода слагаемыхразрядной ячейки, а второй вход третьего элемента ИЛИ является вторымвходом разрядной ячейки и соединенсо вторым выходом предыдущей разрядной ячейки, а выход соединен с входом светоизлучателя. На чертеже представлена Функциональная схема оптоэлектронного десятичного сумматора.Сумматор содержит разрядные ячейки 1-3, оптоэлектронный квантующий модуль 4, светоизлучатель 5, модулятор б, оптический выход "перенос" 7, оптоэлектронного квантующего модуляФормула изобретения 4, Фотопреобразователь 8, первый 9,второй 10 и третий 11 электрическиевходы модуля 4, формирователь 12 им-"пульсов переноса, элемент 13 задержки,первый элемент 14 ИЛИ, первый 15 ивторой 16 элементы И, выход 17 старшего...

Номер патента: 799144

Опубликовано: 23.01.1981

Авторы: Басалаев, Кметь, Михайловский

МПК: H03K 19/08

Метки: десятичный, универсальный, элемент, эсл

...транзисторов дифференциальных пар 5-1 - 5-9 соединены с дополнительной входной шиной б, коллекторы входных транзисторных дифференциальных пар 5-1 - 5-9 и коллектор опорного транзистора дифференциальной пары 5-9 соединены со ответственно с эмиттерами входных транзисторов 3-1 - 3-10 и эмиттерами многоэмиттерного транзистора 3-11, коллектор и база которого соединены соответственно с первым входом и выходом 7 выходного каскада 4, второй вход. которого соединен с коллекторами входных транзисторов 3-1 3-10, базы которых соединены соответственно со входными шинами О.Элемент работает в десятичном алфавите Е ю =-10, 1, 2, 9) Входные и выходные сигналы представляются уровнями постоянного напряжения отрицательной полярности: ключателя 5 тока...

Номер патента: 807275

Опубликовано: 23.02.1981

Автор: Дубовец

МПК: G06F 7/50

Метки: десятичный, одноразрядный, сумматорвычитатель

...переноса сумматора-вычитателя 7 и с выходами трех его старших разрядов. Влок 13 коррекци содержит полу- сумматор 14, элемент ЛИ 15, одноразрядный сумматор 16, э емент И-ИЛИ-НЕ . 17, полусумматор 18 и элемент,К-ИЛИНЕ 19. Выход заема двЬичного сумматора-вычитателя 7 соединен с выходом заема 20, а выход бло а 12 Аормирования десятичного перен са с выходом переноса 21 десятично о сумматоравычитателя.Выходы первого, вт рого, третьего и четвертого разрядов суммы 22-25 десятичного сумматора вычитателя соединены соответственно е выходом младшего аз я а воичного с ато а-выр р умм рчитателя 7, полусуммаора 14, одноразрядного сумматора 16 элементаИ-ИЛИ-НЕ 19 (выходы и усумматора 14,одноразрядного суммат ра 16 и элемента И-ИЛИ-БЕ 19 образу т...

Номер патента: 809149

Опубликовано: 28.02.1981

Автор: Розов

МПК: G06F 5/02

Метки: двоично, двоичного, десятичный, код, кода, сме-шанных, чисел

...десятичных чисел.Преобразование осуществляется методом деления переводимого числа (а в дальнейшем остатков) без восстановления остатка на свой двоичный эквивалент при нахождении каждой двоично-десятичной тетрады, Под действием управляющего импульса из блока 4 считывается соответствующий эквивалент (в начале преобразования старший, т.е. гп=1), двоичный параллель ный код которого поступает на вход сумматора-вычитателя 5 и служит при нахождении данной тетрады делителем. Делимым же служит поступивший на другой вход сумматора-вычитателя 5 двоичный параллельный код входной информации (в дальнейшем делимым является предыдущий остаток). Блок 2 разрешает в первом такте преобразования вычитание делителя из делимого в...

Номер патента: 809566

Опубликовано: 28.02.1981

Авторы: Гольдфарб, Рытников, Сафин

МПК: H03K 13/24

Метки: двоично, десятичный, кода, комбинаторно-деся-тичного

...ноль которого объединен со входом записи кольцевого регистра и подключен к шине запуска.На чертеже приведена схема предлагаемого устройства.Устройство содержит генератор 1 тактовых импульсов, кольцевой регистр 2, дешифратор 3 исходных комбинаций, шину 4 запуска, двоичный счетчик 5, элемент 6 И.Устройство работает следующим образом.Преобразуемый комбинаторно-десятичный код поступает на параллельные.информационные входы регистра. В цепь запуска подается сигнал, который эа писывает в регистр преобразуемый код, а счетчик устанавливается в нуль, Де,шифратор выделяет исходные комбинации 10000 и 10001 комбинаторно-деся809566 Составитель Т, Краснова Мермелштайщ Твхред В.йабурка Корректор М. щарошРедакт Подп 8(78 Твфаж 999 ВНИИПИ...

Номер патента: 809584

Опубликовано: 28.02.1981

Автор: Баранов

МПК: H03K 27/00

Метки: вычитающий, десятичный, счетчик

...выхода регистра 2 сдвига с его входомчерез последовательно соединенныеэлементы И 4, ИЛИ 11, элемент 8 задержки, элемент И 5, элемент 9 задержки и элемент И б.В кольцевом регистре формируется а тетрад двоично-десятичного ко- .да,Блок 1 синхронизации вырабатывает серию синхронизирующих импульсовкоррекции, поступающих на первыйвход элемента И-НЕ 7.В исходномсостоянии В 5-триггер 3 находится внулевом логическом состоянии. Элемент И 4 открыт по второму входуединичным логическим сигналом,поступаюцим через элемент 10 задержки с инверсного выхода триггера 3. На вторых входах элементовИ-НЕ 7 и ИЛИ 11 действует нулевойлогический сигнал с единичного выхода В 5-триггера 3.На выходе элемента И-НЕ 7 действует единичный сигнал, который...

Номер патента: 822381

Опубликовано: 15.04.1981

Автор: Баранов

МПК: H03K 27/00

Метки: десятичный, реверсивный, счетчик

...начиная с второго разряда млад. шей тетрады, переписываются без изменениячто дает н результате код0000,0001 (один) .Если, например, с выхода регистра сдвига 4 считывается двоично"десятичный код 0000,0111 (семь), то в его инвертированном коде первая еди. ница сформируется н четвертом разряде младшей тетрады, после которой двоичный код второй тетрады переписывается в прямом коде. В результате сформируется дноично-десятичный код 0000.1000 (носемь)Следовательно, в младшей тетраде двоично-десятичного кода осуществляется двоичный счет благодаря управлению блоком обращения кода 4 сигналами прямого выхода триггера 7Блок коррекции 3 в режиме дноичного счета от О до 9 выполняет функцию регистра сдвига на два разряда,дополняя регистр сдвига 8 до...

Номер патента: 824443

Опубликовано: 23.04.1981

Автор: Баранов

МПК: H03K 23/00

Метки: десятичный, многоканальный, счетчик

...коррекции первого выхбда блока 2 синхронизации, который совпадает по времени с четвертыми разрядами тетРадПосле возврата триггера 3 в нулевое состояние нулевое содержимое второго и последующих разрядов первой тетрады и всех старших тетрад двоично-десятичного кода первого канала сохраняется и переписывается бвз изменения с прямого выхода регистра 1 на его вход.В это время счетные импульсы второго и всех последующих каналов цир- ЬО кулируют в регистре, образованном последовательным соединением входных элементов 17 задержки на один период тактовой частоты и входных элеменцов ИЛИ 5. Цепь циркуляции этого ре Ь 5, гистра заьыкается через элемент И 9,который открыт по второму входу элементом НЕ 13 в виду отсутствия синхронизирующих...

Номер патента: 830371

Опубликовано: 15.05.1981

Автор: Белоус

МПК: G06F 5/02

Метки: двоичного, десятичный, кодав

...Число элементов в этой группе равно четырем, т.е. числу двоичных разрядов смежного десятичного разряда. Выходы элементов ИЛИ группы 21 соединены со входами дешифратора 22 двоично-десятичного кода, выходы которого индицируют цифры младшего десятичного разряда, т.е. первого десятичного разряда, и соединены со входами выходного регистра 23,В структуре предложенного трехразрядного преобразователя можно выделить два каскада 24 и 25 преобразования, причем выход каскада 25 преобразования через дешифратор двоично-десятичного кода 22 соединен с выходным регистром младшего десятичного разряда.Устройство работает следующим образом.Если во входном регистре 1 преобразователя записано число 0000000000, то при его суммировании в двоичных сумматорах...

Номер патента: 834930

Опубликовано: 30.05.1981

Авторы: Гулей, Кравченко, Примиский, Цуканова

МПК: H03K 23/00

Метки: десятичный, реверсивный, счетчик

...управления нулем триггера 4 устанавливаются высокие потенциалы с прямых выходов триггеров 2 и 3 через вентили 5 сложения и сборки 7 второго и третьего разрядов, разрешая триггеру 4 переброс в "1".Восьмой счетный импульс устанавливает в счетчике код 1000. При этом 20 на вход управления нулем счетного триггера 2 поступает низкий потенциал с вентиля 5 сложения четвертого разряда, блокируя тем самым переброс триггера 2 в состояние "1 ф до, 25 конца цикла.Следующий, девятый импульс, перебрасывает только триггер 1, устанав.ливая в счетчике код 1001, а десятый возвращает счетчик в первоначальное состояние, записывая в нем код 0000.При вычитании разрешающий потенциал подается на шину вычитания, вентили б вычитания открыты, а вентили 5...