Десятичный счетчик

Союз Советских Социалистических РеспубликОп ИКАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИ ИТЕЛЬСТВУ(Я)М. Кл. с присоединением заявки М Н 03 К 23/02 Государственный. комитет СССР ио делам изобретений и открытий(23) Приоритет -Опубликовано 231280 бюллетень Но 47 Дата опубликования описания 231280(54) ДЕСЯТИЧНЫЙ СЧЕТЧИК Изобретение относится к импульсной технике и может быть использовано для счета и деления сигналов вразличных (преимущественно десятичных) цифровых вычислительных и измерительных устройствах, реализованных средствами интегральной технологии в базисе потенциальных логических элементов.Известен десятичный счетчиксодержащий четыре ВЯ-триггера и блокуправления, выходы которого соединены с входами установки и сбросаВЯ-триггеров (1,наиболее близким по технической 15сущности к предлагаемому являетсядесятичный счетчик, содержащий четыре ВЯ-триггера и блок управления (2).Недостатком этих десятичных счетчиков является их относительно низкая надежность.Цель изобретения - повышение надежности десятичного счетчика.указанная цель достигается тем,что в десятичный счетчик,содержащий 25четыре ВЯ-триггера и блох управления,введены дополнительный блок управле ния и первый и второй дешифраторы,первый выход блока управления соединен с входом установки первого ЗО ВЯ-триггера и первым входом первогодешибратора, первый выход которогосоединен с первым входом блока управления, второй выход соединен с пер"вым входом сброса первого ВЯ-триггера,первым входом установки второго ВЯтриггера и вторым входом первого дешиФратора, второй выход которого соединен с вторым входом блока управления, третий выход которого соединенсо вторым входом сброса первого ВЯтриггера, входом сбрОса второго ЯЯтриггера и третьим входом первогодешибратора, третий выход которогосоединен с. третьим входом блока управления, четвертый вход первогодешийратора соединен с инверсным выходом первого ВЯ-триггера, прямой выходкоторого соединен с пятым и шестымвходами первого дешй(рратора 1 седьмой вход которого соединен с инверсным выхОдом второго ВЯ-тригГера,прямой выход которого соединен с восьмым входом первого дешнбратора, первый выход дополнительного блокауправления соединен с входом установки третьего ВЯ-триггера и первым входом второго дешибратора, первый выходкоторого соединен с первым входомдополнительного блоха управления,второй выход которого соединен спервым входом сброса третьего ВЯтриггера , входом установки четвертого ВБ-триггера и вторым входом второго дешифратора, второй выход которогосоединен с вторым входом дополнительного блока управления, третий выходкоторого соединен с вторым входомустановки второго ВЯ-триггера вторымвходом сброса третьего ВБ-триггера,входом сброса четвертого ВБ-триггера Яи третьим входом второго дешифратора, третий выход которого соединен стретьим входом дополнительного блока управления, четвертый вход второго дешифратора соединен с инверснымвыходом третьего ВЯ-триггера, прямойвыход которого соединен с пятым и шестым входами второго дешифратора,седьмой вход которого соединен с инверсным выходом четвертого ВЯ-триггера,прямой выход которого соединен с восьмым входом второго дешифратора,четвертый, пятый и шестой входы блока управления соединены с входомдесятичного счетчика, а четвертыйвыход блока управления соединен с Ячетвертым и пятым входами дополнительного блока управления, шестой входи четвертый выход которого соединены соответственно с входом и выходом десятичного счетчика. Каждый Збблок управления содержит первый,второй и третий элементы ИЛИ-НЕ (ИНЕ) и инвертор, выход первого элемента ИЛИ-НЕ (И-НЕ) соединен с первымвыходом блока управления и входамивторого и третьего элементов ИЛИ-НЕ(И-НЕ), выход второго элемента ИЛИНЕ (И-НЕ) соединен с вторым выходом блока управления и входами первого и третьего элементов ИЛИ-НЕ(И-НЕ), выход третьего элемента ИЛИНЕ (И-НЕ) соединен с третьим выходом блока управления, входами первого и второго элементов ИЛИ-НЕ (ИЧЕ) и входом инвертора, выход которого соединен с четвертым выходомблока управления, первый и четвер"тый входы блока управления соединены с входами первого элемента ИЛИ-НЕ(И-НЕ), второй и пятый входы блокауправления соединены с входами второ- щго элемента ИЛИ-НЕ (И-НЕ), третийи шестой входы блока управлениясоединены с входами. третьего элемента ИЛИ-НЕ (И-НЕ) . Каждый дешифратор содержит элемент ИЛИ-НЕ (И-НЕ)и первый и второй элементы И-ИЛИ-НЕ,Ипервый выход дешифратора соединенс выходом элемента ИЛИ-НЕ (И-НЕ),первый и второй входы которого соединены с первым и четвертым входами дешийратора, второй выход кото- ЮОрого соединен с выходом первогоэлемента И-ИЛИ-НЕ, вход ИЛИ и первый и второй входы,И которого соединены соответственно с вторым,пятым и седьмым входами дешифра" 65 тора, третий выход которого соединен с выходом второго элемента И-ИЛИ НЕ) вход ИЛИ и первый и второй входы по И которого соединены соответственно с третьим, шестым и восьмым входами дешифратора.Структурная схема десятичного счетчика показана на чертеже.Десятичный счетчик содержит четыре ВЯ-триггера 1,2,3 и 4, блок 5 управления, дополнительный блок 6 управления, первый 7 и второй 8 дешифраторы, Первый выход блока 5 управления соединен с входом установки первого ВЯ-триггера 1 и первым входом первого дешифратора 7, первый выход которого соединен с первым входом блока 5 управления, второй выход которого соединен с первым входом сброса первого ВБ-триггера 1, первым входом установки второго ВЯ- триггера 2 и вторым входом первого дешифратора 7, второй выход которого соединен с вторым входом блока 5 управления, третий выход которого соединен с вторым входом сброса первого ВЯ-триггера 1, входом сброса второго ВЯ-триггера 2 и третьим входом первого дешифратора 7, третий выход которого соединен с третьим входом блока 5 управления. Четвертый вход первого дешифратора 7 соединен с инверсным выходом первого ВЯ-триггера 1, прямой выход которого соединен с пятым и шестым входами первого дешифратора 7, седьмой вход. котррого соединен с инверсным выходом второго ВБ-триггера 2, прямой выход.которого соединен с восьмым входом первого дешифратора 7, Первый выход дополнительного блока б управления. соединен с входом установки третьего ВБ-триггера 3 и первым входом второго дешифратора 8, первый выход которого соединен с первым входом дополнительного блока б управления, второй выход которого соединен с первым входом сброса третьего ВЯ-триггера 3, входом установки четвертого ВБ-триггера 4 и вторым входом второго дешифратора 8, второй выход которого соединен с вторым входом дополнительного блока б управления третий выход которого соединен с вторым входом установки второго ВЯ-триггера 2, вторым входом сброса третьего ВБ-триггера 3, входом сброса чет" вертого ВЯ-триггера 4 и третьим входом второго дешифратора 8, третий выход которого соединен с третьим входом дополнительного блока 6 управления. Четвертый вход второго дешифратора 8 соединен с инверсным выходом третьего ВЯ-триггера 3, прямой выход которого соединен с пятыми шестым входами второго дешифратора 8, седьмой вход которого соединен с инверсным выходом четвертого ВЯ- триггера 4, прямой выход которогосоединен с восьмым входом второго дешифратора 8. Четвертый, пятый и шестой входы блока 5 управления соединены с входом 9 десятичного счетчика, а четвертый выход блока 5 управления соединен с четвертым и пятым входами дополнительного блока 6 управления, шестой вход и четвертый выход которого соединены соответственно с входом 9 и выходом 10 десятичного счетчика. Каждый блок 5 и 6 управления содержит первый 1 ф 11, второй 12 и третий 13 элементы ИЛИ-НЕ (И-НЕ) и инвертор 14. Выход первого элемента ИЛИ-НЕ (И-НЕ) 11 соединен с первым выходом блока управления и выходами второго и третьего 15 13 элементов ИЛИ-НЕ (И-НЕ), выход второго элемента ИЛИ-НЕ (И-НЕ) 12 соединен с вторым выходом блока управ ления и входами первого 11 и третьего 13 элементов ИЛИ-НЕ (И-НЕ), выход третьего элемента ИЛИ-НЕ (И-НЕ) соединен с третьим выходом блока управления, входами первого 11 и второго 12 элементов ИЛИ-НЕ (И-НЕ) и входом инвертора 14, выход которого соединен с четвертым выходом блока управления. Первый и четвертый входы блока управления соединены с входами первого элемента ИЛИ-НЕ (ИНЕ) 11, второй и пятый входы блока управления соединены с входами второго элемента ИЛИ-НЕ (И-НЕ) 12, третий и шестой входы блока управления соединены с входами третьего элемента ИЛИ-НЕ (И-НЕ) 13. Каждый дешифратор 7 и 8 содержит элемент ИЛИ-НЕ 35 (И-НЕ) 15, первый 16 и второй 17 элементы И-ИЛИ-НЕ. Первый выход дешифратора соединен с выходом элемента ИЛИ-НЕ (И-НЕ) 15, первый и второй входы которого соединены с первым 40 и четвертым входами дешифратора, второй выход которого соединен с выходом первого элемента И-ИЛИ-НЕ 16, вход ИЛИ и первый и второй входы по И которого соединены соответственно с вторым, пятым и седьмым входами дешибратора, третий выход которого соединен с выходом второго элемента И-ИЛИ-НЕ 17, вход ИЛИ и первый и второй входы по И которого соединены соответственно с третьим, 3 шестым и восьмым входами дешифратораДесятичный счетчик работает следующим образом.В исходном состоянии на входе 9 присутствует единичный логический сигнал (высокий уровень), а на прямых выходах ВБ-триггеров 1,2,3 и 4 присутствует код 1100 ф. При этом на первых трех выходах блоков 5 и 6 управления поддерживаются нулевые 60 логические сигналы (низкий уровень), .на четвертом входе блока 5 управления - единичный логический сигнал, который в свою очередь поддерживает нулевые логические сигналы на первых д трех выходах блока 6 управления. В Таком исходном состоянии устройство остается до прихода первого счет. ного импульса.Появление на входе 9 нулевого логического сигнала (первого импульса) вызывает изменение состояния блока 5 управления в соответствии с выходными сигналами дешифратора 7.Сигналы с выходов блока 5 управления, поступая на В -входы ВБ-триггеров 1 и 2, устанавливают их в нуль, т.е, код на прямых выходах этих триггеров будет 00,На четвертом выходе блока 5 управления появляется нулевой логический сигнал, разрешающий изменение состояния блока 6 управления, который по входу установки устанавливает ВБ-триггер 3 в единичное логическое состояние. Во время изменения сигналов на выходах ВБ-триггеров сигналы, поступающие на входы дешифраторов 7 и 8, могут изменяться на выходах этих дешифраторов, Однако эти кратковременные изменения не нарушают работы устройства, поскольку единичный логический сигнал на соответствующем выходе блока управления поддерживает состояние других выходов блока управления на нулевом логическом уровне и, кроме того, не позволяет изменяться сигналу на том выходе дешифратора, который мог бы изменять состояние блока управления. После окончания переходных процессов, вызванных появлением первого импульса, на прямых выходах ВБ-триггеров установится код 0010, В таком состоянии устройство остается до изменения сигнала на входе 9 с нуля в единицу. Второй импульс установит на выходах ВЯ-триггеров код 1010 ф. Очередной (третий) счетный импульс на входе 9 устанавливает на выходах ВЯ-триггеров аналогично вышеописанному код 0110 и т.д. После девятого импульса код на выходах ВЯ-триггеров будет 0011 ф, Десятый импульс вызывает появление на выходах блоков 5 и 6 управления единичных логических сигналов, которые устанавливают ВЯ-триггеры в состояние кода ф 1100. При этом на выходе 10 Формируется выходной импульс деления входной частоты десятый импульс, совпадающий по фазе с десятым входным импульсом. Этот импульс может использоваться для запуска старших декад счетчика при увеличении его разрядности. Нри появлении на входе 9 единичного логического сигнала устройства возвращается в исходное состояние.формула изобретения1. Десятичный счетчик, содержащийчетыре ЙЯ-триггера и блок управленияотличающийся тем, что, сцелью повышения надежности, в неговведены дополнительный блок управления и первый и второй дешифраторы, первый выход блока управления соединен с входом установки первого5ВЯ- триггера и первым входом первогодешифратора, первый выход которогосоединен с первым входом блока управления, второй выход соединен с первым входом сброса первого ВЯ-триггеОра, первым входом установки второгоВЯ-триггера и вторым входом первого дешифратора, второй выход которого соединен с вторым входом блкауправления, третий выход которогосоединен с вторым входом сброса 15перного ВЯ-триггера, входом сбросавторого ВБ-тригггера и третьим входом первого дешифратора, третий выход которого соединен с третьим входом блока управления, четвертый вход 2 Опервого дешифратора соединен с инверсным выходом первого ВБ-триггера,прямой выход которого соединен с пятым и шестым входами первого дешифратора, седьмой вход которого соединен с инверсным выходом второгоВБ - триггера, прямой выход которого соединен с восьмым входом первогодешифратора, первый выход дополнительного блока управления соединен свходом установки третьего ВЯ-триггера и первым входом второго дешифратора, первый выход которого соединенс первым входом дополнительного блока управления, второй выход которогосоединен с первым входом сброса третьего ВЯ-триггера, входом установкичетвертого ВЯ-триггера и вторым входом второго дешифратора,нторой выходкоторого соединен с вторым входомдополнительного блока управления, 40третий выход которого соединен свторым входом установки второго ВБтриггера, вторым входом сброса третьего ВБ-триггера, входом сброса четвертого ВБ-триггера и третьим входом 45второго дешифратора, третий выходкоторого соединен с третьим входомдополнительного блока управления,четвертый вход второго дешифраторасоединен с инверсным выходом третьего ВЯ-триггера, прямой выход которого соединен с пятым и шестым входамивторого дешифратора, седьмойвход которого соединен с инверснымвыходом четвертого ВБ-триггера, прямой выход которого соединен с вось 55мым входом второго дешкфратора,четвертый, пятый и шестой входы блокауправления соединены с входом десятичного счетчика, а четвертый выходблока управления соединен с четвер О тым и пятым входами дополнительногоблока управления, шестой вход и четвертый выход которого соединены соответственно с входом и выходом десятичного счетчика.2. Десятичный счетчик по п.1,о т л и ч а ю щ и й с я тем, чтокаждый блок управления содержит первый, второй и третий элементы ИЛИ-НЕ(И-НЕ) и иннертор, выход первого элемента ИЛИ-НЕ (И-НЕ) соединен с пер"ным выходом блока управления ивходами второго и третьего элементов ИЛИ-НЕ (И-НЕ), выход второго эле.мента ИЛИ-НЕ (И-.НЕ) соединен с вторым выходом блока управления и входами первого и третьего элементовИЛИ-НЕ (И-НЕ), выход третьего элемента ИЛИ-НЕ (И-НЕ) соединен с третьим выходом блока управления, входамипервого и второго элементов ИЛИ-НЕ(И-НЕ) и входом иннертора, выход которого соединен с четвертым выходомблока управления, первый и четвергый входы блока управления соединены с входами первого элемента ИЛИ-НЕ(И-НЕ), второй и пятый входы блокауправления соединены с входами второго элемента ИЛИ-НЕ (И-НЕ),третий ишестой входы блока управления соединены с входами третьего элементаИЛИ-НЕ (И-НЕ),3. Десятичный счетчик по и. 1,о т л и ч а ю щ и и с я, тем, чтокаждый дешифратор содержит элементИЛИ-НЕ (И-НЕ) и первый и второй элементы И-ИЛИ-НЕ, первый вход дешифратора соединен с выходом зЛемента ИЛИНЕ (И-НЕ), первый и второй входы которого соединены с первым и четвертым нходами дешифратора, второй выход которого соединен с выходом перного элемента И-ИЛИ-НЕ, вход ИЛИ и первый и второй входы И которого соединены соответственно с вторым, пятыми седьмым входами дешиМатора, третий выход которого соединен с выходом второго элемента И-ИЛИ-НЕ, входИЛИ и первый и второй входы по Икоторого соединены соответственнос третьим, шестым и восьмым входамидешифратора.Источники информации,принятые во внимание при экспертизе1.Шурыгин И.Т., Ноникон Л.Г,Десятичные пересчетные устройства нагибридных интегральных микросхемах. -Приборы и системы управления,1976, Р 11, с. 44-45.2, Проектирование радиоэлектронныхустройств на интегральных микросхемах.-Под ред. С.Я.Шаца.М., Советское радио, 1976, с. 242, рис. 5.52790348 Составитель О.Скворцовабуда Техред Н,Бабурка Корректор Г,Решетн дакто сно каз илиал ППЧфПатентфф,г.ужгород,ул.Проектная,4 76/б 8 ВНИИПИ Г по.де 113035, Ио