Реверсивный десятичный счетчик

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ Сфез Сфветскнк Социалистических Республик(51)М. Кл,з Н 03 К 27/00 с присоединением заявки Нов Государствекный кэмитет СССР яо делам изобретений и открытий(72) Автор изобретения В,Л,БарановОрдена Ленина институт кибернетьйи АН Украинской-ССР:(54) РЕВЕРСИВНЫЙ ДЕСЯТИЧНЫЙ СЧЕТЧИК Изобретение относится к области автоматики и вычислительной техники и может найти применение в различных областях техники промышленности длясчета однотипных входных воздействий любой Физической природы, например для подсчета количества производимой продукции и его расхода, сравнения двух последовательностей импульсов и т.п.сИзвестны Десятичные реверсивные счетчики, содержащие регистр сдвига, блок знака, блок коррекции, блок синхронизации и два трехвходовых двоич"ных сумматора (11. 15Известен:также реверсивный десятичный счетчйк, содержащий блок син" хронизации, блок знака, блок коррекции, первый и второй блоки обращения кода, элемент ИЛИ и регистр сдвига, 20 первый выход блока синхронизации соединен с первым входом блока знака, второй и третий входи которого соединены соответственно с суммирующим и вычитающим входами реверсивного деся тичного счетчика, первый выход блока коррекции соединен с входом ре" гистра сдвига, первый вход элемента ИЛИ соединен с вторым выходом блока коррекции, первый вход которого сое динен с выходом первого блока обра" щения кода и с четвертым входом блока знака, первый выход которого сое" динен с первым входом второго блока обращения кода и вторым входом блока коррекции, третий вход которого соединен с вторым выходом блока синхронизациит а первый вход первого блока обращения кода соединен с.выходом регистра сдвига 21.Недостатком этих реверсивных десятичных счетчиков является относительно низкое быстродействие.Целью изобретения является павы" шение быстродействия.Поставленная цель достигается тем, что в реверсивный десятичный счетчик, содержащий блок синхрониэацци, блок знака, блок коррекции, первый и,второй блоки обращения кода, элемент ЛИ и регистр сдвига, причем первый выход блока синхронизации со" единен с первым входом блока знака, второй и третий входы которого соединены соответственно с суммирующим и вычитающим входами реверсивного десятичного счетчика, первый выход блока коррекции соединен с входом регистра сдвига, первый вход элемента ИЛИ соединен с вторым выходом блокакоррекции, первый вход которого соединен с выходом первого блока обращения кода и с Четвертым входом блока знака, первый выход которого соединен с первым входом второго блока обращениФ кода и вторым входом блока коррекции, третий вход которого соединен с вторым выходом блока синхронизации, а первый вход первого блока обращения кода соединен с выходом регистра сдвига, введен триггер, прямой выход, которого соединен с вторым входом первого блока обращения кода, выход которого соединен с вторым входом второго блока обращения кода, второй выход блока знака соединен с вторым входом элемента ИЛИ, выход которого соединен с прямым входом триггера, инверсный вход которого соединен с выходом второго блока обращения кода.Структурная схема реверсивного 20 десятичного счетчика показана на чертеже.Реверсивный десятичный счетчиксодержит блок синхронизации 1, блок 25знака 2, блок коррекции 3, первый 4и второй 5 блоки обращения кода,элемент ИЛИ б и триггер 7, и регистрсдвига 8Первый выход блока синхронизации 1 соединен с первым входомблока знака , второй и третий входы которого соединены соответственнос суммирующим 9 и вычитающим 10 входами реверсивного десятичного счетчика, первый выход блока коррекции 3соединен с входом регистра сдвига 8,первый вход элемента ИЛИ б,соединенсвторым выходом блока коррекции 3,первый вход которого соединен с выходом первого блока обращения кода 4и с четвертым входом блока знака 2, 40первый выход которого соединен с первым входом второго блока обращениякода 5 и вторым входом блока коррекции 3, третий вход которого соединенс вторым выходом блока синхронизации 451, а первый код первого блока обращения кода 4 соединен с выходом регистра сдвига 8, прямой выход триггера. 7 соединен с вторым входом первогоблока обращения кода 4, выход которого соединен с вторым входом блока обращения кода 5, второй выход блоказнака 2 соединен с вторым, входомэлемента ИЛИ б, выход которого соединен с прямым входом триггера 7,инверсный вход которого соединенс выходом второго блока обращения кода 5,Реверсивный десятичный счетчик работает следующим образом. 60Блок синхронизации 1 вырабатывает тактовые импульсы, которые используются в качестве сдвиговых импульсов регистра сдвига 8, причем блок синхронизации 1 вырабатывает по перному д выходу синхронизирующие сигналы счастотойй4 и+2(1) где й - частота тактовых сигналовуи - количество двоичных разрядоврегистра сдвига 8, и по второму выходу - синхронизирующие сигналы с частотой Е 2- 4 (2)Количество двоичных разрядов регистра сдвига 4 ныбирается согласно соотношениюп=4 т,где щ - количество десятичных разрядов (тетрад) счетчика.Блок коррекции 3 представляет собой регистр сдвига на два разряда исовместно с регистром сдвига 8 образует последовательный регистр на 4 вдвоичных разрядов.Блок знака 2 вырабатывает по первому выходу сигнал, определяющий режим работы реверсивного счетчика(сложение или вычитание), фиксируетзнак результата и обеспечивает синхронизацию поступления счетных импульсов по второму выходу н моментысчитывания с выхода регистра 8 первого (младшего) разряда двоично-десятичного кода 8-4-2-1.В исходном состоянии триггер 7находится в нулевом состоянии и наего прямом выходе действует нулевойлогический сигнал, при котором блокобращения кода 4 пропускает без изменения последовательный двоично-десятичный код с выхода регистра сдвига8 на первый вход блока коррекции 3.Таким образом, цепь циркуляциидвоично-десятичного кода в последовательном регистре, состоящем иэ блока коррекции 3 и регистра сдвига 8,замкнута.Исходное состояние счетчика сохраняется до прихода на суммирующий 9либо вычитающий 10 входы последовательности входных импульсов.В режиме сложения счетчик работа.ет следующим образом,Блок знака 2 в режиме сложениявырабатывает на первом выходе нулевой логический сигнал, по которомублок обращения кода 5 переходит всостояние передачи в прямом кодесигналов с его второго входа на выход, а блок коррекции 3 переходит всостояние. положительной коррекциипо запрещенному коду 1010.Первый импульс счетчика, поступающий по суммирующему входу 9,синхронизируется импульсом первого выхода блока синхронизации 1 и выдается по второму выходу блока знака 2.Этот импульс проходит через элементИЛИ б на вход установки триггера 7и переводит его в единичное логическое состояние к моменту считывания младшего разряда двоично-десятичного кода с выхода регистра сдвига 8, Переход триггера 7 в единичное логическое состояние приводит к переключению блока обращения кода 4 в режим инвертирования последовательного кода, поступающего на его первый вход с выхода регистра. сдвига 8.Инвертированный двоично-десятичный код последовательно, начиная с, младшего разряда, записывается с выхода регистра сдвига 8 на его вход через блок обращения кода 4 и блок коррекции 3 до тех пор, пока триггер 7 не возвратится в нулевое логичес-. кое состояние и не переведет блок обращения кода 4 в режим передачи прямого кода, поступающего с выхода регистра сдвига 8Триггер 7 возвратит в нулевое состояние первая единица инвертированного дноично-десятичного кода, начиная с младшего разряда младшей тетрады, которая с выхода блока обращения,кода 4 проходит без изменения через блок обращения кода 5 на инверсный вход триггера 7, а также записывается в блок коррекции 3.Триггер 7 устананлинается н нулевое логическое состояние после первой единицы инвертированного дноично-десятичного кода и переводит блок обращения кода 4 н режим передачи прямого кода.Таким образом, после первой единицы н инвертированном дноично-де- сятичном коде остальные разряды кода с выхода регистра сдвига 8 передаются блоком обращения кода 4 в прямом коде, что приводит к увеличению двоичного кода младшей тетрады на одну единицу.Действительно, если, например, начальный днухтетрадный код был нулевым 0000.0000 то н его инвертированном коде единица сформируется в первом же разряде младшей тетрады, которая записывается в р,гистр, образованный блоком коррекции 3 и ре" гистром сдвига 8, Остальные же разряды начального двоично-десятичного кода, начиная с второго разряда млад. шей тетрады, переписываются без изменениячто дает н результате код0000,0001 (один) .Если, например, с выхода регистра сдвига 4 считывается двоично"десятичный код 0000,0111 (семь), то в его инвертированном коде первая еди. ница сформируется н четвертом разряде младшей тетрады, после которой двоичный код второй тетрады переписывается в прямом коде. В результате сформируется дноично-десятичный код 0000.1000 (носемь)Следовательно, в младшей тетраде двоично-десятичного кода осуществляется двоичный счет благодаря управлению блоком обращения кода 4 сигналами прямого выхода триггера 7Блок коррекции 3 в режиме дноичного счета от О до 9 выполняет функцию регистра сдвига на два разряда,дополняя регистр сдвига 8 до 4 в двоичных разрядовДесятый входной импульс, действующий на суммирующем входе Э, изменит состояние младшей тетрады на запрещенный код 1010, по которому срабатывает блок. коррекции 3 по синхро-.низирующему сигналу четвертого разряда, поступающему с второго выходаблока. синхронизации 1 на третий15 вход блока коррекции З.Блок коррекции 3 в режиме суммирования формирует по коду 1010 на его втором выходе сигнал, который закрывает наодин такт цепи сдвига в блоке коррек20 ции 3, стирая единицы во втором ичетвертом разрядах младшей тетрады,Сигнал коррекции со второго выходаблока коррекции 3 постуцает черезэлемент ИЛИ б на прямой вход тригге"ра 7, устанавливая его в единичноесостояние, что приводит к переходублока обращения кода 4 в режим инвертирования к моменту считываниямладшего разряда второй тетрады с выЗОхода регистра сдвига 8,Таким образомосуществляется переход двоичного счета но вторую тетраду, в которой пре-,образование кодов осуществляетсяаналогично описанному выше преобразованию кодов в первой тетраде.35 В результате после десяти входных. импульсов н режиме суммирования образуется дноично-десятичный код0001.0000 (десять) .Дальнейший двоичный счет в тетрадах и десятичный переход счета иэмладшей тетрады в старшую в режимесуммирования осуществляется аналогичным образом.В режиме вычитания счетчик работает следующим образом,45 Блок знака 2 н режиме вычитаниявырабатывает на первом выходе единичный логический сигнал, по которому блок обращения кода 5 переходитн состояние инвертирования сигналов,поступающих на его второй вход свыхода блока обращения кода 4Крометого, единичный логический сигналпервого выхода блока знака 2 поступает на второй вход блока коррекции55 3 и переводит его в состояние отрицательной коррекции по запрещенномукоду 1111.Входной импульс счетчика, поступающий по нычитающему входу 10, син 40 хронизируется импульсом первого выхода блока синхронизации 1 и выдается к второму выходу блока знака 2.Этот импульс проходит через элементИЛИ б на установочный вход триггера7 и переводит его в единичное логи;сз коде, что приводит к уменьшению . младшей тетрады на одну единицу.Дейстэительно, если, например, с выхода регистра сдвига 8 считывается дноично-десятичный код 0000.1000 (носемь), то в его иннертированном коде первый нуль сформируется в четнертом разряде младшей тетрады, после которого двоичный код второй тетрады переписывается н прямом коде. В результате сформируется дноичнодесятичны 3 код 000.0111 (семь).Следовательно, в младшей тетраде двоична-десятичного кода выполняется двоичное вычитание посредством управле:"ия блоком обращения кода 4 со стороны триггера 7.Блок коррекции 3 в режиме двоичного вычитания от 9 до 0 выполняет функции регистра .сдвига на дна разряда, дополняя регистр сдвига до 4 двоичных разрядов.Десятичный переход счета иэ тетрады в тетраду в режиме вычитания осуществляется следующим образом. Если, например, с выхода регистра сдвига8 считывается двоично-дес,ичный . код 0001.0000 (десять) и на нычитающем входе 10 действует входной импульс,405060 ческое состояние к моменту считывания младшего разряда двоично-десятичного кода с выхода регистра. сдвига 8, Переход триггера 7 в единичное логическое состояние приводит к переключению блока обращения кода 4 н режим инвертирования последовательного кода; поступающего на его первый вход а выхода регистра сдвига 8.Инвертированный двоично-десятичныйкод последовательно, начиная с младшего разряда, записывается с выхода 1 О регистра сдвига 8 на его вход через блок обращения кода 4 и блок коррекции 3 до тех пор, покатриггер 7 не возвратится в нулевое логическое состояние и не переведет блок обращения кода 4 в режим передачи прямого кода, поступающего с выхода регистра сдвига 8.Триггер 7 возвратит в нулевое логическое состояние первый нуль инвертированного двоично-десятичного кода, начиная с младшего разряда младшей тетрады, который с выхода блока обращения кода 4 поступает на второй вход блока обращения кода 5, где инвертируется в единичный логический сигнал, поступающий на вход сброса триггера 7.Триггер 7 устанавливается в нулевое логическое состояние после первого нуля иннертированного двоичнодесятичного кода и переводит блок обращения кода в режим передачи прямого кода.Таким образом, после перного нуля в инвертированном двоично-десятичном коде остальные его разряды перед."ются блокам обратного кода 5 н пря который установйт триггер 7 в единичное состояние, то триггер 7 сохранит это состояние во время инвертирования. блоком обраще" ния кода 4 всех разрядов млад", шей тЕтради, в которой обраэуетея запрещенный код 1111.Блок коррекции 3 в режиме вычитания срабатывает по запрещенному коду 1111 и закрывает на один такт цепи сдвига в блоке коррекции 3, стирая единицы во втором и третьем разрядах младшей тетрады. Этим осуществляется преобразование запрещенного кода 1111 младшей тетрады в двоич" ный код 1001 (девять).Так как первый нуль в инвертированном двоично-десятичном коде 1110,1111 формируется блоком обращения кода 4 только в нервом разряде второй тетрады, триггер 7 вернется в нулевое логическое состояние после первого разряда второй тетрады и переключит блок обращения кода 4 н режим передачи прямого кода.В результате вместо исходного кода 00010000 (десять) н регистр сдвига 8 с выхода блока коррекции 3 записывается новый двоично-десятичный код 0000.10001 (денять).Дальнейшее двоичное вычитание н тетрадах и десятичный переход счета из младшей тетрады в старшую в режиме вычитания осущестнляется аналогичным образом;Если в режиме вычитания во всех тетрадах двоично-десятичного кода на рыходе блока обращения кода 4 сфор)мируется нулевой код и на нычитающий вход 10 поступает входной импульс, то блок знака 2 срабатывает по сигналам, поступающим с выхода блока обращения кода 4 на его четвертый вход, что приведет к изменению знака, результата на отрицательный и переведет счетчикив режим суммирования..Если знак результата отрицательный и на суммирующий вход 9 поступает входной импульс, то блок знака 2 перенодит счетчик н режим вычитания.Если знак результата отрицательный, во всех.тетрадах двоично-десятичного кода на выходе блока обращения кода 5 сформируется нулевой код, и на суммирующий вход 9 поступает входной импульс, а блок знака 2 изменяет знак результата на положительный и переводит счетчик в режим суммированияТаким образом осуществляется десятичный счет как с положительным, так и отрицательными числами.Абсолютная величина результата счета Фиксируется в двоично-десятичном коде 8-4-2-1 н последовательном регистре, который образован соединением блока коррекции 3 и регистра сдвига 8.Знак результата счета фикси. руется блоком знака 2822381 10 Формула изобретения Составитель О.Скворцов едактор Абрамова Техред Н.Ковалева КорректорС. ШекмарПодпомитета СССРоткрытийнская наб, д,4 Тираж 988арственногоизобретенийва, Ж, Р н 894/84 ВНИИПИ Госу по делам 113035, МоЗак Филиал ППП "Патент", г.ужгород, ул.Проектная Реверсивный десятичный счетчик, содержащий блок синхронизации, блок знака, блок коррекции, первый и второй блоки обращения кода, элемент, 5 ИЛИ и регистр сдвига, причем первый выход блока синхронизации соединен с первым входом блока знака, второй и третий входы, которого соединены соответственно с суммирующим и вычитающим входами реверсивного десятично,го счетчика, первый выход блока коррекции соедчнен с входом регистра сдвига, первый вход элемента ИЛИ соединен с вторым выходом блока коррекции, первый вход которого соединен 15 с выходом первого блока обращения кода и с четвертым входом блока знака, первый выход которого соединен с пер-вым входом второго блока обращения кода и вторым входом блока коррекции, 20 третий вход которого соединен с втоЬым выходом блока синхронизации, а первый вход первого блока обращениякода соединен с выходом регистрасдвига, о т л и ч а ю щ и й с ятем, что, с целью повышения быстродействия, в него введен триггер,прямой выход которого соединен свторым входом первого .блока обращения кода,: выход которого соединенс вторым входом второго блока обращения кода, второй выход блока знака соединен с вторым входом элементаИЛИ, выход которого соединен с прямым входом триггера, инверсный входкоторого соединен с выходом второгоблока обращения кода. Источники информации,принятые во внимание при экспертизе 1. фВычислительная техникаф; т.11, Энергия, М.-Л., 1964, с.354.2. Авторское свидетельство СССРР 374643, кл. Н 03 К 27/00, 1971